APPARATUS FOR A RADIATION HARDENED CLOCK SPLITTER

A clock splitter circuit provides a radiation hardened pair of adjustably non-overlapping complementary clocks. The circuit includes a pair of clock inverter legs. Each clock inverter leg can include an and-or-inverter (AOI) circuit having a first input coupled to an overlap_en signal, a second input coupled to an inverted overlap_en signal, a third input coupled to an inverted first clock input signal, and a fourth input coupled to an second clock input signal that is substantially 180 degrees out of phase with the first clock input signal. Each clock inverter leg can further include an asymmetric variable delay (AVD) circuit having an input coupled to an output of the first AOI circuit and an input coupled to a waitr-signal that can be used to delay and adjust breadth of non-overlap. Each leg can further include a tri-state inverter circuit having a first input coupled to an output of the AVD circuit, and a second input coupled to the inverted first clock input signal. Each leg can further include an inverter having an input coupled to an output of the tri-state inverter circuit, and an output coupled to a first clock output signal. L'invention concerne un circuit diviseur d'horloge comprenant une paire d'horloges complémentaires à non chevauchement ajustable, protégées contre les rayonnements. Le circuit comprend une paire de branches inverseur d'horloge. Chaque branche d'inversion d'horloge comprend un circuit inverseur ET/OU (AOI) ayant une première entrée couplée à un signal à validation de chevauchement, une deuxième entrée couplée à un signal à validation de chevauchement inversé, une troisième entrée couplée à un premier signal d'entrée d'horloge inversé et une quatrième entrée couplée à un deuxième signal d'entrée d'horloge, sensiblement déphasé de 180 degrés par rapport au premier signal d'entrée d'horloge. Chaque branche d'inverseur d'horloge peut en outre comprendre un circuit de temporisation variable asymétrique (AVD) comportant une entrée couplée à une sortie du premier circuit AOI et une entrée couplée à un signal d'attente waitr pouvant être utilisé pour temporiser et ajuster la largeur de non-chevauchement. Chaque branche peut en outre comprendre un circuit inverseur à trois-états comportant une première entrée couplée à une sortie du circuit AVD et une deuxième entrée couplée au premier signal d'entrée d'horloge inversé. Chaque branche peut par ailleurs comprendre un inverseur comportant une entrée couplée à une sortie du circuit invers