METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT

METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT

An input/output (I/O) port designed for electrical interconnection with multiple similar ports includes an input read circuit, an output drive circuit, and a circuit to control the port for input or output mode by electrically disconnecting the output drive circuit from the port. Also included is a...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: GAREIS, RONALD, E, CIERI, JOSEPH, J, SMITH, MICHAEL, G, CRUICKSHANK, ANCIL, B, TUTEN, A., ALAN
Format: Patent
Sprache:eng ; fre
Schlagworte:
BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
PULSE TECHNIQUE
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator GAREIS, RONALD, E
CIERI, JOSEPH, J
SMITH, MICHAEL, G
CRUICKSHANK, ANCIL, B
TUTEN, A., ALAN
description An input/output (I/O) port designed for electrical interconnection with multiple similar ports includes an input read circuit, an output drive circuit, and a circuit to control the port for input or output mode by electrically disconnecting the output drive circuit from the port. Also included is a back drive current protection circuit placed in series in between an external (I/O) line and the input read and output drive circuits which blocks backdrive currents from other active processors when the processor that includes the protection circuit is in a powered down state while still allowing full input/output functionally in a powered up state. L'invention concerne un port d'entrée/sortie (E/S) (12, 14) destiné à une interconnexion électrique avec plusieurs ports similaires. Ce port comprend un circuit de lecture d'entrée (26, 28), un circuit d'attaque de sortie (30, 32) et un circuit (46, 48) permettant de commander le port pour un mode d'entrée ou de sortie par déconnexion électrique entre le circuit d'attaque de sortie et ledit port. L'invention concerne également un circuit de protection contre les courants d'attaque inverses (34, 36, 40, 42) placé en série entre une ligne E/S externe (22) et les circuits de lecture en entrée et d'attaque en sortie. Ce circuit bloque les courants d'attaque inverses provenant d'autres processeurs actifs lorsque le processeur qui comprend le circuit de protection se trouve dans un état de veille, mais permet de conserver une fonctionnalité d'entrée/sortie totale dans un état de mise sous tension.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO0176070A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO0176070A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO0176070A13</originalsourceid><addsrcrecordid>eNrjZAjydQ3x8HcJVnD0c1FwDAhwDHIMCQ1WcPMPUnAL9fFR8NT3BzL8nEM8_f0cfTxDIsEKnXz8nb09_dwV_N0UnBydvV2CPMNcFZxDg4Jc_UJ4GFjTEnOKU3mhNDeDgptriLOHbmpBfnxqcUFicmpeakl8uL-BobmZgbmBo6ExEUoAWB8vDg</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT</title><source>esp@cenet</source><creator>GAREIS, RONALD, E ; CIERI, JOSEPH, J ; SMITH, MICHAEL, G ; CRUICKSHANK, ANCIL, B ; TUTEN, A., ALAN</creator><creatorcontrib>GAREIS, RONALD, E ; CIERI, JOSEPH, J ; SMITH, MICHAEL, G ; CRUICKSHANK, ANCIL, B ; TUTEN, A., ALAN</creatorcontrib><description>An input/output (I/O) port designed for electrical interconnection with multiple similar ports includes an input read circuit, an output drive circuit, and a circuit to control the port for input or output mode by electrically disconnecting the output drive circuit from the port. Also included is a back drive current protection circuit placed in series in between an external (I/O) line and the input read and output drive circuits which blocks backdrive currents from other active processors when the processor that includes the protection circuit is in a powered down state while still allowing full input/output functionally in a powered up state. L'invention concerne un port d'entrée/sortie (E/S) (12, 14) destiné à une interconnexion électrique avec plusieurs ports similaires. Ce port comprend un circuit de lecture d'entrée (26, 28), un circuit d'attaque de sortie (30, 32) et un circuit (46, 48) permettant de commander le port pour un mode d'entrée ou de sortie par déconnexion électrique entre le circuit d'attaque de sortie et ledit port. L'invention concerne également un circuit de protection contre les courants d'attaque inverses (34, 36, 40, 42) placé en série entre une ligne E/S externe (22) et les circuits de lecture en entrée et d'attaque en sortie. Ce circuit bloque les courants d'attaque inverses provenant d'autres processeurs actifs lorsque le processeur qui comprend le circuit de protection se trouve dans un état de veille, mais permet de conserver une fonctionnalité d'entrée/sortie totale dans un état de mise sous tension.</description><edition>7</edition><language>eng ; fre</language><subject>BASIC ELECTRONIC CIRCUITRY ; ELECTRICITY ; PULSE TECHNIQUE</subject><creationdate>2001</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20011011&amp;DB=EPODOC&amp;CC=WO&amp;NR=0176070A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20011011&amp;DB=EPODOC&amp;CC=WO&amp;NR=0176070A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>GAREIS, RONALD, E</creatorcontrib><creatorcontrib>CIERI, JOSEPH, J</creatorcontrib><creatorcontrib>SMITH, MICHAEL, G</creatorcontrib><creatorcontrib>CRUICKSHANK, ANCIL, B</creatorcontrib><creatorcontrib>TUTEN, A., ALAN</creatorcontrib><title>METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT</title><description>An input/output (I/O) port designed for electrical interconnection with multiple similar ports includes an input read circuit, an output drive circuit, and a circuit to control the port for input or output mode by electrically disconnecting the output drive circuit from the port. Also included is a back drive current protection circuit placed in series in between an external (I/O) line and the input read and output drive circuits which blocks backdrive currents from other active processors when the processor that includes the protection circuit is in a powered down state while still allowing full input/output functionally in a powered up state. L'invention concerne un port d'entrée/sortie (E/S) (12, 14) destiné à une interconnexion électrique avec plusieurs ports similaires. Ce port comprend un circuit de lecture d'entrée (26, 28), un circuit d'attaque de sortie (30, 32) et un circuit (46, 48) permettant de commander le port pour un mode d'entrée ou de sortie par déconnexion électrique entre le circuit d'attaque de sortie et ledit port. L'invention concerne également un circuit de protection contre les courants d'attaque inverses (34, 36, 40, 42) placé en série entre une ligne E/S externe (22) et les circuits de lecture en entrée et d'attaque en sortie. Ce circuit bloque les courants d'attaque inverses provenant d'autres processeurs actifs lorsque le processeur qui comprend le circuit de protection se trouve dans un état de veille, mais permet de conserver une fonctionnalité d'entrée/sortie totale dans un état de mise sous tension.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>ELECTRICITY</subject><subject>PULSE TECHNIQUE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2001</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZAjydQ3x8HcJVnD0c1FwDAhwDHIMCQ1WcPMPUnAL9fFR8NT3BzL8nEM8_f0cfTxDIsEKnXz8nb09_dwV_N0UnBydvV2CPMNcFZxDg4Jc_UJ4GFjTEnOKU3mhNDeDgptriLOHbmpBfnxqcUFicmpeakl8uL-BobmZgbmBo6ExEUoAWB8vDg</recordid><startdate>20011011</startdate><enddate>20011011</enddate><creator>GAREIS, RONALD, E</creator><creator>CIERI, JOSEPH, J</creator><creator>SMITH, MICHAEL, G</creator><creator>CRUICKSHANK, ANCIL, B</creator><creator>TUTEN, A., ALAN</creator><scope>EVB</scope></search><sort><creationdate>20011011</creationdate><title>METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT</title><author>GAREIS, RONALD, E ; CIERI, JOSEPH, J ; SMITH, MICHAEL, G ; CRUICKSHANK, ANCIL, B ; TUTEN, A., ALAN</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO0176070A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2001</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>ELECTRICITY</topic><topic>PULSE TECHNIQUE</topic><toplevel>online_resources</toplevel><creatorcontrib>GAREIS, RONALD, E</creatorcontrib><creatorcontrib>CIERI, JOSEPH, J</creatorcontrib><creatorcontrib>SMITH, MICHAEL, G</creatorcontrib><creatorcontrib>CRUICKSHANK, ANCIL, B</creatorcontrib><creatorcontrib>TUTEN, A., ALAN</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>GAREIS, RONALD, E</au><au>CIERI, JOSEPH, J</au><au>SMITH, MICHAEL, G</au><au>CRUICKSHANK, ANCIL, B</au><au>TUTEN, A., ALAN</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT</title><date>2001-10-11</date><risdate>2001</risdate><abstract>An input/output (I/O) port designed for electrical interconnection with multiple similar ports includes an input read circuit, an output drive circuit, and a circuit to control the port for input or output mode by electrically disconnecting the output drive circuit from the port. Also included is a back drive current protection circuit placed in series in between an external (I/O) line and the input read and output drive circuits which blocks backdrive currents from other active processors when the processor that includes the protection circuit is in a powered down state while still allowing full input/output functionally in a powered up state. L'invention concerne un port d'entrée/sortie (E/S) (12, 14) destiné à une interconnexion électrique avec plusieurs ports similaires. Ce port comprend un circuit de lecture d'entrée (26, 28), un circuit d'attaque de sortie (30, 32) et un circuit (46, 48) permettant de commander le port pour un mode d'entrée ou de sortie par déconnexion électrique entre le circuit d'attaque de sortie et ledit port. L'invention concerne également un circuit de protection contre les courants d'attaque inverses (34, 36, 40, 42) placé en série entre une ligne E/S externe (22) et les circuits de lecture en entrée et d'attaque en sortie. Ce circuit bloque les courants d'attaque inverses provenant d'autres processeurs actifs lorsque le processeur qui comprend le circuit de protection se trouve dans un état de veille, mais permet de conserver une fonctionnalité d'entrée/sortie totale dans un état de mise sous tension.</abstract><edition>7</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO0176070A1
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
PULSE TECHNIQUE
title METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-05T09%3A37%3A01IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=GAREIS,%20RONALD,%20E&rft.date=2001-10-11&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO0176070A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true