METHODS AND APPARATUS FOR FULL I/O FUNCTIONALITY AND BLOCKING OF BACKDRIVE CURRENT

An input/output (I/O) port designed for electrical interconnection with multiple similar ports includes an input read circuit, an output drive circuit, and a circuit to control the port for input or output mode by electrically disconnecting the output drive circuit from the port. Also included is a...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: GAREIS, RONALD, E, CIERI, JOSEPH, J, SMITH, MICHAEL, G, CRUICKSHANK, ANCIL, B, TUTEN, A., ALAN
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An input/output (I/O) port designed for electrical interconnection with multiple similar ports includes an input read circuit, an output drive circuit, and a circuit to control the port for input or output mode by electrically disconnecting the output drive circuit from the port. Also included is a back drive current protection circuit placed in series in between an external (I/O) line and the input read and output drive circuits which blocks backdrive currents from other active processors when the processor that includes the protection circuit is in a powered down state while still allowing full input/output functionally in a powered up state. L'invention concerne un port d'entrée/sortie (E/S) (12, 14) destiné à une interconnexion électrique avec plusieurs ports similaires. Ce port comprend un circuit de lecture d'entrée (26, 28), un circuit d'attaque de sortie (30, 32) et un circuit (46, 48) permettant de commander le port pour un mode d'entrée ou de sortie par déconnexion électrique entre le circuit d'attaque de sortie et ledit port. L'invention concerne également un circuit de protection contre les courants d'attaque inverses (34, 36, 40, 42) placé en série entre une ligne E/S externe (22) et les circuits de lecture en entrée et d'attaque en sortie. Ce circuit bloque les courants d'attaque inverses provenant d'autres processeurs actifs lorsque le processeur qui comprend le circuit de protection se trouve dans un état de veille, mais permet de conserver une fonctionnalité d'entrée/sortie totale dans un état de mise sous tension.