A MEMORY EXPANSION MODULE WITH STACKED MEMORY PACKAGES

A memory expansion module with stacked memory packages. A memory module is implemented using stacked memory packages. Each of the stacked memory packages contains multiple memory chips, typically DRAMs (dynamic random access memory). The memory may be organized into multiple banks, wherein a given memory chip within a stacked memory package is part of one bank, while another memory chip in the same package is part of another bank. The memory module also includes a clock driver chip and a storage unit. The storage unit is configured to store module identification information, such as a serial number. The storage unit is also configured to store information correlating electrical contact pads on the module with individual signal pins on the stacked memory packages. This may allow an error to be quickly traced to a specific pin on a stacked memory package when an error is detected on the memory bus by an error correction subsystem. L'invention concerne un module d'expansion mémoire à blocs mémoire empilés. Un module mémoire est utilisé au moyen de blocs empilés. Chacun des blocs mémoires empilés contient de multiples puces à mémoire, de façon générale des DRAM (mémoire d'accès aléatoire dynamique). La mémoire peut être organisée en multiples rangées, une puce à mémoire déterminée, à l'intérieur d'un bloc mémoire empilé, faisant partie d'une rangée, cependant qu'une autre puce à mémoire dans le même bloc fait partie d'une autre rangée. Le module mémoire comprend également une puce de commande d'horloge et une unité de mémoire. L'unité de mémoire est configurée de manière à mémoriser des informations d'identification de module, telles qu'un numéro de série. L'unité de mémoire est également configurée pour mémoriser des informations en vue d'établir une corrélation des plages de contact électriques sur le module avec des contacts de signalisation individuels sur les blocs mémoire empilés. Une erreur peut ainsi être rapidement suivie jusqu'à un contact spécifique sur un bloc mémoire empilé, dans le cas où une erreur est détectée sur le bus mémoire par un sous-système de correction d'erreur.