AN ADDRESS GENERATION UNIT

An AGU (3) has a Register File (4) providing order (R), stage (S), and displacement (N) values to a DAU (5) for performing one of eight addressing operations. The Register File provides the input (X) and receives the output (Y). Within the DAU (5) selection multiplexers (13, 14) select full adder ou...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: RODRIGUEZ, JOSE, BERG, VINCENT, MURRAY, BRIAN, BLEAKLEY, CHRISTOPHER
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator RODRIGUEZ, JOSE
BERG, VINCENT
MURRAY, BRIAN
BLEAKLEY, CHRISTOPHER
description An AGU (3) has a Register File (4) providing order (R), stage (S), and displacement (N) values to a DAU (5) for performing one of eight addressing operations. The Register File provides the input (X) and receives the output (Y). Within the DAU (5) selection multiplexers (13, 14) select full adder outputs to provide Y, or bit-select from adders and the input (X) to provide Y. For a radix-4 operation, MSBs are taken from the input (X), middle bits are taken from the output of a first adder (adder1), and the LSBs are taken from the output of a second adder (adder2) if there is a carry out from the first adder. Une unité de génération d'adresses AGU (3) comprend un fichier d'enregistrement (4) qui envoie un ordre (R), une étape (S) et des valeurs (N) de déplacement à une unité d'adressage numérique DAU (5) dans le but de réaliser une des huit opérations d'adressage. Le fichier d'enregistrement produit l'entrée (X) et reçoit la sortie (Y). A l'intérieur de la DAU (5), des multiplexeurs de sélection (13, 14) sélectionnent soit des sorties entières d'additionneurs pour produire Y, soit des bits à partir des additionneurs et l'entrée (X) pour produire Y. Pour une opération de base 4, des bits de poids forts sont pris de l'entrée (X), des bits moyens sont pris de la sortie d'un premier additionneur (additionneur 1), et des bits de poids faible sont pris à partir de la sortie d'un second additionneur (additionneur 2), si une réalisation à partir du premier additionneur s'effectue.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_WO0118644A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>WO0118644A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_WO0118644A13</originalsourceid><addsrcrecordid>eNrjZJBy9FNwdHEJcg0OVnB39XMNcgzx9PdTCPXzDOFhYE1LzClO5YXS3AwKbq4hzh66qQX58anFBYnJqXmpJfHh_gaGhhZmJiaOhsZEKAEA61of3A</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>AN ADDRESS GENERATION UNIT</title><source>esp@cenet</source><creator>RODRIGUEZ, JOSE ; BERG, VINCENT ; MURRAY, BRIAN ; BLEAKLEY, CHRISTOPHER</creator><creatorcontrib>RODRIGUEZ, JOSE ; BERG, VINCENT ; MURRAY, BRIAN ; BLEAKLEY, CHRISTOPHER</creatorcontrib><description>An AGU (3) has a Register File (4) providing order (R), stage (S), and displacement (N) values to a DAU (5) for performing one of eight addressing operations. The Register File provides the input (X) and receives the output (Y). Within the DAU (5) selection multiplexers (13, 14) select full adder outputs to provide Y, or bit-select from adders and the input (X) to provide Y. For a radix-4 operation, MSBs are taken from the input (X), middle bits are taken from the output of a first adder (adder1), and the LSBs are taken from the output of a second adder (adder2) if there is a carry out from the first adder. Une unité de génération d'adresses AGU (3) comprend un fichier d'enregistrement (4) qui envoie un ordre (R), une étape (S) et des valeurs (N) de déplacement à une unité d'adressage numérique DAU (5) dans le but de réaliser une des huit opérations d'adressage. Le fichier d'enregistrement produit l'entrée (X) et reçoit la sortie (Y). A l'intérieur de la DAU (5), des multiplexeurs de sélection (13, 14) sélectionnent soit des sorties entières d'additionneurs pour produire Y, soit des bits à partir des additionneurs et l'entrée (X) pour produire Y. Pour une opération de base 4, des bits de poids forts sont pris de l'entrée (X), des bits moyens sont pris de la sortie d'un premier additionneur (additionneur 1), et des bits de poids faible sont pris à partir de la sortie d'un second additionneur (additionneur 2), si une réalisation à partir du premier additionneur s'effectue.</description><edition>7</edition><language>eng ; fre</language><subject>CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; PHYSICS</subject><creationdate>2001</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20010315&amp;DB=EPODOC&amp;CC=WO&amp;NR=0118644A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,309,781,886,25566,76549</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20010315&amp;DB=EPODOC&amp;CC=WO&amp;NR=0118644A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>RODRIGUEZ, JOSE</creatorcontrib><creatorcontrib>BERG, VINCENT</creatorcontrib><creatorcontrib>MURRAY, BRIAN</creatorcontrib><creatorcontrib>BLEAKLEY, CHRISTOPHER</creatorcontrib><title>AN ADDRESS GENERATION UNIT</title><description>An AGU (3) has a Register File (4) providing order (R), stage (S), and displacement (N) values to a DAU (5) for performing one of eight addressing operations. The Register File provides the input (X) and receives the output (Y). Within the DAU (5) selection multiplexers (13, 14) select full adder outputs to provide Y, or bit-select from adders and the input (X) to provide Y. For a radix-4 operation, MSBs are taken from the input (X), middle bits are taken from the output of a first adder (adder1), and the LSBs are taken from the output of a second adder (adder2) if there is a carry out from the first adder. Une unité de génération d'adresses AGU (3) comprend un fichier d'enregistrement (4) qui envoie un ordre (R), une étape (S) et des valeurs (N) de déplacement à une unité d'adressage numérique DAU (5) dans le but de réaliser une des huit opérations d'adressage. Le fichier d'enregistrement produit l'entrée (X) et reçoit la sortie (Y). A l'intérieur de la DAU (5), des multiplexeurs de sélection (13, 14) sélectionnent soit des sorties entières d'additionneurs pour produire Y, soit des bits à partir des additionneurs et l'entrée (X) pour produire Y. Pour une opération de base 4, des bits de poids forts sont pris de l'entrée (X), des bits moyens sont pris de la sortie d'un premier additionneur (additionneur 1), et des bits de poids faible sont pris à partir de la sortie d'un second additionneur (additionneur 2), si une réalisation à partir du premier additionneur s'effectue.</description><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>PHYSICS</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2001</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZJBy9FNwdHEJcg0OVnB39XMNcgzx9PdTCPXzDOFhYE1LzClO5YXS3AwKbq4hzh66qQX58anFBYnJqXmpJfHh_gaGhhZmJiaOhsZEKAEA61of3A</recordid><startdate>20010315</startdate><enddate>20010315</enddate><creator>RODRIGUEZ, JOSE</creator><creator>BERG, VINCENT</creator><creator>MURRAY, BRIAN</creator><creator>BLEAKLEY, CHRISTOPHER</creator><scope>EVB</scope></search><sort><creationdate>20010315</creationdate><title>AN ADDRESS GENERATION UNIT</title><author>RODRIGUEZ, JOSE ; BERG, VINCENT ; MURRAY, BRIAN ; BLEAKLEY, CHRISTOPHER</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_WO0118644A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; fre</language><creationdate>2001</creationdate><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>PHYSICS</topic><toplevel>online_resources</toplevel><creatorcontrib>RODRIGUEZ, JOSE</creatorcontrib><creatorcontrib>BERG, VINCENT</creatorcontrib><creatorcontrib>MURRAY, BRIAN</creatorcontrib><creatorcontrib>BLEAKLEY, CHRISTOPHER</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>RODRIGUEZ, JOSE</au><au>BERG, VINCENT</au><au>MURRAY, BRIAN</au><au>BLEAKLEY, CHRISTOPHER</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>AN ADDRESS GENERATION UNIT</title><date>2001-03-15</date><risdate>2001</risdate><abstract>An AGU (3) has a Register File (4) providing order (R), stage (S), and displacement (N) values to a DAU (5) for performing one of eight addressing operations. The Register File provides the input (X) and receives the output (Y). Within the DAU (5) selection multiplexers (13, 14) select full adder outputs to provide Y, or bit-select from adders and the input (X) to provide Y. For a radix-4 operation, MSBs are taken from the input (X), middle bits are taken from the output of a first adder (adder1), and the LSBs are taken from the output of a second adder (adder2) if there is a carry out from the first adder. Une unité de génération d'adresses AGU (3) comprend un fichier d'enregistrement (4) qui envoie un ordre (R), une étape (S) et des valeurs (N) de déplacement à une unité d'adressage numérique DAU (5) dans le but de réaliser une des huit opérations d'adressage. Le fichier d'enregistrement produit l'entrée (X) et reçoit la sortie (Y). A l'intérieur de la DAU (5), des multiplexeurs de sélection (13, 14) sélectionnent soit des sorties entières d'additionneurs pour produire Y, soit des bits à partir des additionneurs et l'entrée (X) pour produire Y. Pour une opération de base 4, des bits de poids forts sont pris de l'entrée (X), des bits moyens sont pris de la sortie d'un premier additionneur (additionneur 1), et des bits de poids faible sont pris à partir de la sortie d'un second additionneur (additionneur 2), si une réalisation à partir du premier additionneur s'effectue.</abstract><edition>7</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; fre
recordid cdi_epo_espacenet_WO0118644A1
source esp@cenet
subjects CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
title AN ADDRESS GENERATION UNIT
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-18T00%3A48%3A25IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=RODRIGUEZ,%20JOSE&rft.date=2001-03-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EWO0118644A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true