AN ADDRESS GENERATION UNIT

An AGU (3) has a Register File (4) providing order (R), stage (S), and displacement (N) values to a DAU (5) for performing one of eight addressing operations. The Register File provides the input (X) and receives the output (Y). Within the DAU (5) selection multiplexers (13, 14) select full adder ou...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: RODRIGUEZ, JOSE, BERG, VINCENT, MURRAY, BRIAN, BLEAKLEY, CHRISTOPHER
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:An AGU (3) has a Register File (4) providing order (R), stage (S), and displacement (N) values to a DAU (5) for performing one of eight addressing operations. The Register File provides the input (X) and receives the output (Y). Within the DAU (5) selection multiplexers (13, 14) select full adder outputs to provide Y, or bit-select from adders and the input (X) to provide Y. For a radix-4 operation, MSBs are taken from the input (X), middle bits are taken from the output of a first adder (adder1), and the LSBs are taken from the output of a second adder (adder2) if there is a carry out from the first adder. Une unité de génération d'adresses AGU (3) comprend un fichier d'enregistrement (4) qui envoie un ordre (R), une étape (S) et des valeurs (N) de déplacement à une unité d'adressage numérique DAU (5) dans le but de réaliser une des huit opérations d'adressage. Le fichier d'enregistrement produit l'entrée (X) et reçoit la sortie (Y). A l'intérieur de la DAU (5), des multiplexeurs de sélection (13, 14) sélectionnent soit des sorties entières d'additionneurs pour produire Y, soit des bits à partir des additionneurs et l'entrée (X) pour produire Y. Pour une opération de base 4, des bits de poids forts sont pris de l'entrée (X), des bits moyens sont pris de la sortie d'un premier additionneur (additionneur 1), et des bits de poids faible sont pris à partir de la sortie d'un second additionneur (additionneur 2), si une réalisation à partir du premier additionneur s'effectue.