METHOD AND SYSTEM FOR SELECTIVE DRAM REFRESH TO REDUCE POWER CONSUMPTION

A method and system for selective refresh for a memory array (12) is disclosed. The method and system comprises a plurality of valid bits, each of the valid bits being associated with a row of the memory device; and detecting when data access is performed within a row of the device. The method and s...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: SONG, SEUNGYOON, PETER
Format: Patent
Sprache:eng ; fre
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:A method and system for selective refresh for a memory array (12) is disclosed. The method and system comprises a plurality of valid bits, each of the valid bits being associated with a row of the memory device; and detecting when data access is performed within a row of the device. The method and system further comprises setting the associated valid bit, the setting of the associated valid bit providing an indication that the row does not need to be refreshed for the refresh period. By providing the valid bits in the refresh controller (24) and associating them with a row of the memory array then if a cell is written or read at least once a duration equivalent to a refresh period, then the cells do not need to be refreshed. When a DRAM cell is accessed (read or written), its charge is fully restored so that it does not need refresh for a duration equivalent to a refresh interval. Accordingly, through the use of the present invention power consumption is significantly reduced. Cette invention se rapporte à un procédé et à un système de rafraîchissement sélectif d'une mémoire matricielle (12), qui utilisent plusieurs bits valides, qui sont associés chacun à une rangée de la mémoire, ledit procédé consistant à détecter ensuite le moment où l'accès aux données est effectué à l'intérieur d'une rangée de la mémoire, puis à mettre à une valeur le bit valide associé, afin de fournir une indication selon laquelle il n'est pas nécessaire de rafraîchir la rangée en question pendant la période de rafraîchissement. En fournissant les bits valides au contrôleur de rafraîchissement (24) et en les associant à une rangée de la mémoire matricielle, il n'est pas nécessaire de rafraîchir des cellules de la mémoire matricielle, si une cellule fait l'objet d'une opération d'écriture ou de lecture au moins une fois sur une durée équivalente à une période de rafraîchissement. Lors de l'accès à une cellule de la mémoire DRAM (lecture ou écriture), sa charge est complètement rétablie et son rafraîchissement n'est pas nécessaire sur une durée équivalente à un intervalle de rafraîchissement. Ainsi, grâce à ce système, la consommation de courant est considérablement réduite.