A MULTICHANNEL DIGITAL CORRELATOR

Disclosed is a multichannel digital correlator which comprises in addition a switching shift register, which first input is connected to the first input of a synchronizer, the second input is connected to the second output of a synchronizer, and an output bus is connected to corresponding units and connected in each channel to corresponding first inputs of the group of AND gates, which the second and third inputs are connected to corresponding buses of i-th and i-1-th cascades of multistage shift register. In addition introduced is a group of AND-NOT gates, which first inputs are connected correspondingly to an input bus of 2k-1 stage of the shift register, the second and third inputs of the group of AND-NOT gates are correspondingly connected to output buses of i-th and i-1-th cascades of the shift register, and outputs are connected to the fourth inputs of the group of AND gates, which outputs are connected to the fourth inputs of a group of AND gates, which outputs in each channel are connected to inputs of storage adders. Многоканальный цифровой коррелятор, в который дополнительно введен коммутационный регистр сдвига, первый вход которого соединен с первым выходом синхронизатора, второй вход соединен со вторым выходом синхронизатора, а выходная шина соединена с соответствующими блоками и подключена в каждом канале к соответствующим первым входам группы логических элементов "И", вторые и третьи входы которых соединены с соответствующими шинами i-x и i-1-x каскадов многокаскадного регистра сдвига, дополнительно введена группа логических элементов "И-НЕ", первые входы которых соответственно соединены с выходной шиной 2k-1-го разряда регистра сдвига, вторые и третьи входы группы логических элементов "И-НЕ" соответственно соединены с выходными шинами i-x и i-1-x каскадов регистра сдвига, а вы� Багатоканальний цифровий корелятор, до якого додатково введений комутаційний регістр зсуву, перший вхід якого з'єднаний з першим виходом синхронізатора, другий вхід з'єднаний з другим виходом синхронізатора, а вихідна шина з'єднана з відповідними блоками і підключена в кожному каналі до відповідних перших входів групи логічних елементів "І", другі і треті входи яких з'єднані з відповідними шинами і-х та і-1-х каскадів багатокаскадного регістра зсуву, додатково введена група логічних елементів "І-НЕ", перші входи яких відповідно з'єднані з вихідною шиною 2k-1-го розряду регістра зсуву, другі і треті входи групи логічних елементів "І-НЕ" відповідно з'єднані з вихідними