DEVICE FOR REALIZATION OF FAST HARTLEY TRANSFORM

The proposed device for realization of fast Hartley transform contains a random-access memory unit, a read-only memory unit, a control unit, a summing unit, a multiplier unit, and an accumulator. The first output and the second output of the read-only memory unit are connected to the corresponding inputs of the summing unit. The control unit contains a timing pulse generator, a trigger, two pulse counters, a decoder, a delay multivibrator, and four AND logic elements. Предлагаемое устройство для реализации быстрого преобразования Хартли содержит оперативное запоминающее устройство, постоянное запоминающее устройство, устройство управления, суммирующее устройство, устройство перемножения и накапливающий сумматор. Первый и второй выходы постоянного запоминающего устройства соединены с соответствующими входами суммирующего устройства. Устройство управления содержит генератор тактовых импульсов, триггер, два счетчика импульсов, дешифратор, одновибратор и четыре логических элемента И. Пристрій для реалізації швидкого перетворення Хартлі містить блок оперативної пам'яті, блок постійної пам'яті, блок управління, суматор, перемножувач, накопичувальний суматор, вхід дозволу читання блока пам'яті, адресні входи блока оперативної пам'яті та блок постійної пам'яті, вихід блока оперативної пам'яті, вихід блока управління. При цьому перший та другий виходи блока постійної пам'яті з'єднані з першим та другим входами суматора. До складу блока управління входять: генератор тактових імпульсів, тригер, перший та другий лічильники, дешифратор, одновібратор, перший, другий, третій та четвертий елементи І.