SYSTEM FOR FORMING COMMAND OF PROJECT WITH FUNCTIONAL RESERVATION

System for formation of command of project with functional reserving has group of information inputs, threshold elements, control input, two inputs of the device, outputs of the result, binary counter, memory block, k blocks of vector multiplication, elements AND, element III, control input, outputs of memory block, trigger, at that the outputs of the first binary counter are connected to the inputs of the first memory block outputs of which are connected to the outputs of the result and the first groups of blocks of vector multiplication, trigger output is connected to the second output, first control input is connected to the first input of the element AND, output of the element AND is connected to adding input of the binary counter transfer output of which is connected to the first input and through the first element III to the second input of the element AND, i-th group of information inputs is connected to the second group of inputs of the i-th block of vector set, outputs of those are connected to the first groups of the inputs of respective threshold element, outputs of threshold elements are connected to the inputs of the second element AND, output is connected to the input of the trigger, second control input is connected to the third input of the first element AND, at that it has bus of value of number of solutions, second memory block, second group of information outputs, front former, second counter, delay element, at that the i0-th group of inputs of the second group of information inputs is connected to the second group of outputs of the i-th threshold element, information outputs of the first memory block are connected to information inputs of the second memory block. Система формування команди проекту з функціональним резервуванням має групу інформаційних входів, порогові елементи, керуючий вхід, два виходи пристрою, виходи результату, двійковий лічильник, блок пам'яті, k блоків множення векторів, елементи І, елемент Ш, керуючий вхід, виходи блока пам'яті, тригер, причому виходи першого двійкового лічильника з'єднані з входами першого блока пам'яті, виходи якого з'єднані з виходами результату та першими групами входів блоків множення векторів, вихід тригера з'єднаний з другим виходом, перший керуючий вхід з'єднаний з першим входом елемента І, вихід елемента І з'єднаний з підсумовуючим входом двійкового лічильника, вихід переносу якого з'єднаний з першим виходом та через перший елемент Ш з другим входом елемента І, і-та група інформаційних в