FULL 1-BIT BINARY ADDER
A full 1-bit binary adder comprises the first input incomplete 1-bit adder (HC1) with the direct inputs (ai, bi) and the inverse ripple-carry output, which is connected to the inverse ripple-carry output of the second incomplete adder (HC2) and the inverse output of the device , the second incomplet...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; ukr |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | A full 1-bit binary adder comprises the first input incomplete 1-bit adder (HC1) with the direct inputs (ai, bi) and the inverse ripple-carry output, which is connected to the inverse ripple-carry output of the second incomplete adder (HC2) and the inverse output of the device , the second incomplete adder (HC2) comprises the inverse ripple-carry input and the direct output of the device (Si), according to the utility model, the full 1-bit adder additionally comprises inverse information inputs , which are additionally connected to the corresponding additionally introduced second information inputs of the first incomplete 1-bit adder (HC1), additionally, the inverse output of the sum of the first incomplete binary adder (HC1) is introduced, and which is additionally connected to the inverse information input of the second adder (HC2) and additionally introduced third inverse output of the intermediate sum of the device .
Повний однорозрядний двійковий суматор, який містить перший вхідний неповний однорозрядний суматор (НС1) з прямими входами (аi, bi) та інверсним виходом наскрізного переносу, який з'єднаний з інверсним виходом наскрізного переносу другого неповного суматора (НС2) та інверсним виходом пристрою , другий неповний сумматор (НС2) містить інверсний вхід наскрізного переносу та прямий вихід суми пристрою (Si), згідно з корисною моделлю повний однорозрядний суматор додатково містить інверсні інформаційні входи , які додатково з'єднані з відповідними другими додатково введеними інформаційними входами першого неповного однорозрядного суматора (НС1), додатково введений інверсний вихід суми першого неповного двійкового суматора (НС1), який додатково з'єднаний з інверсним інформаційним входом другого суматора (НС2) та додатково введеним третім інверсним виходом проміжної суми пристрою . |
---|