THE PROGRAMMABLE DEVICE

The invention belongs to the field of computing, namely programmable digital devices. The programmable device (PP) contains the first and second registers (P) and the first and second n-addressmultiplexers (M), while the first clock input PP is connected to the clock inputs of the first and second P, the first and second inputs of data reception PP are connected, respectively, to the inputs of sequential data reception of the first and second P, discharge outputs 0, 2 n-1 of which are connected, accordingly, to the information inputs 0,..., 2n -1 of thefirst and second n-addressM, the outputs of which are connected, respectively, to the input of the address discharge nof the second n-address and the output of the PP, according to the invention entered: the third and the first and second groups, respectively, with n and n-1 sumatorsaccording to the module two (SM2), while the second clock and information inputs PP are connected, respectively, to the clock and information inputs of the third P, category 1,...,n of the first address inputs PP connected, respectively, to the first inputs of SM2 1,..., n of thefirst group, the second inputs of which are connected, accordingly, to outputs 1,..., n third P, outputs SM2 1,..., nof thefirst group connected, respectively, to the inputs of address strokes 1,..., n of the first n -address M , discharges 1,..., n-1 of thesecond address input PP connected, respectively, to the first inputs of SM2 1,..., n -1 of the secondgroup, the second inputs of which are connected, accordingly, to the outputs n + 1,..., 2 n -1 thirdP, theoutputs SM2 1,..., n -1 of the second group areconnected, respectively, to the inputs of address strokes 1,..., n -1 of the second n -address M. The technicalresult achieved by the invention is the expansion of the functionality of the programmable device. Винахід належить до області обчислювальної техніки, а саме до програмованих цифрових пристроїв. Програмований пристрій (ПП) містить перший та другий регістри (Р) і перший та другий n-адресні мультиплексори (М), при цьому перший тактовий вхід ПП підключено до тактових входів першого та другого Р, перший та другий входи прийому даних ПП підключено, відповідно, до входів послідовного прийому даних першого та другого Р, виходи розрядів 0,..., 2n-1 яких підключено, відповідно, до інформаційних входів 0,..., 2n-1 першого та другого n-адресних М, виходи яких підключено, відповідно, до входу адресного розряду n другого n-адресного Μ та виходу ПП, відповід