PROCESS OF MANUFACTURE OF P-CHANNEL MIS LSICS

FIELD: semiconductor technology. SUBSTANCE: process refers to manufacture of silicon integrated circuits. Layer of silicon nitride is deposited on silicon substrate. Windows for field regions are open in it. Counterinversion doping of them is performed. Then field oxide of increased thickness is grown, silicon nitride is removed and active regions are formed with use of photoresistive mask. Salient feature of this operation is overlapping of sections of substrate adjacent to counterinversion layers by photoresistive mask which excludes contact between active and counterinversion regions. Further on undergate silicon oxide, polysilicon elements, insulating layer, contact metallization and interconnections are formed. Finally surface of structure is passivated. Given process makes it possible to manufacture integrated circuits with enhanced level of supply voltage thanks to increase in break-through voltages of active regions and threshold voltages of parasitic regions and of threshold voltages of parasitic transistors. EFFECT: improved operational characteristics. 3 dwg Использование: полупроводниковая технология, изготовление кремниевых интегральных схем. Сущность изобретения: на кремниевую подложку наносят слой нитрида кремния, вскрывают в нем окна под полевые области и проводят их противоинверсионное легирование. Затем проводят выращивание полевого оксида повышенной толщины, удаляют нитрид кремния и формируют активные области с использованием фоторезистивной маски. Особенностью этой операции является перекрытие фоторезистивной маской участков подложки, примыкающих к противоинверсионным слоям, что исключает контактирование активных и противоинверсионных областей. Далее формируют подзатворный оксид кремния, поликремниевые элементы, изолирующий слой, контактную металлизацию и межсоединения. В заключение поверхность структуры пассивируют. Данный способ позволяет изготовить интегральные схемы с повышенным уровнем напряжения питания за счет повышения пробивных напряжений активных областей и пороговых напряжений паразитных областей и пороговых напряжений паразитных транзисторов. 3 ил.