VARIABLE PRIORITY DEVICE
Устройство переменного приоритета, содержащее первую и вторую группы элементов И, группу триггеров, элемент ИЛИ, группу элементов запрета, информационные входы которых соединены с входами заявок устройства, первые входы элементов И первой группы соединены с выходами соответствующих элементов И второ...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; rus |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | Устройство переменного приоритета, содержащее первую и вторую группы элементов И, группу триггеров, элемент ИЛИ, группу элементов запрета, информационные входы которых соединены с входами заявок устройства, первые входы элементов И первой группы соединены с выходами соответствующих элементов И второй группы, вторые входы элементов И первой группы объединены и подключены к входу опроса устройства, выходы элементов И первой группы соединены с нулевыми входами соответствующих триггеров группы, единичный выход I-го (I=1,...,N, N - число запросов) триггера группы подключен к первому входу I-го элемента И второй группы, второй и последующие входы J-го элемента И второй группы (J=2,...,N) соединены с инверсными выходами с первого по (J-1)-й триггеров группы, а второй вход первого элемента И второй группы подключен к входу расширения устройства, управляющие входы элементов запрета группы подключены к выходу элемента ИЛИ, отличающееся тем, что, с целью повышения достоверности работы устройства, в него введены группа мультиплексоров, группа регистров, группа блоков элементов И, дешифратор, причем вход каждого регистра группы соединен с входом записи кодов устройства, выход каждого регистра группы соединен с первым входом одноименного блока элементов И группы и с управляющим входом соответствующего мультиплексора, группы, информационный вход которого соединен с выходом соответствующего элемента запрета группы, входы элемента ИЛИ соединены с единичными выходами триггеров группы, выходы мультиплексоров группы соединены с единичными входами соответствующих триггеров группы, выходы элементов И второй группы соединены с вторым |
---|