METHOD FOR PRODUCING BIPOLAR-TRANSISTOR INTEGRATED CIRCUITS
FIELD: microelectronics; manufacture of high-integration circuits. SUBSTANCE: first polysilicon film is deposited onto epitaxial layer surface after buried-layer silicon epitaxial structures with side insulation are formed, this film is locally oxidized beyond base regions of transistors, doped for...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | eng ; rus |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | FIELD: microelectronics; manufacture of high-integration circuits. SUBSTANCE: first polysilicon film is deposited onto epitaxial layer surface after buried-layer silicon epitaxial structures with side insulation are formed, this film is locally oxidized beyond base regions of transistors, doped for next formation of passive base, masked by dielectric film. Then cuts are made in dielectric film for active base and emitter regions and near-wall dielectric elements are formed to insulate end surface of first dielectric film. Then second polysilicon film is deposited, etched by plasma-chemical method from horizontal surfaces of structure leaving sections on end surfaces of near-wall elements of dielectric, structure is planarized by depositing dielectric film and etching it before cutting polysilicon films. For final procedure, during heat treatment by diffusing dopes, base and emitter regions are made from polysilicon films, their contacts are formed and metallization is carried out. This method enables reduction of transistor emitter size determined by capabilities of lithography to values corresponding to thickness of polysilicon film which reduces capacity of emitter p-n junction and raises transistor speed of response. EFFECT: improved speed of integrated circuit. 8 dwg
Изобретение относится к микроэлектронике, а именно к технологии изготовления ИС высокой степени интеграции. Цель изобретения - повышение быстродействия ИС за счет уменьшения топологических размеров эмиттерных областей транзисторов. Для этого в процессе изготовления ИС после формирования кремниевых эпитаксиальных структур со скрытым слоем и боковой диэлектрической изоляцией на поверхность эпитаксиального слоя осаждают первую пленку поликремния, локально прокисляют ее вне базовых областей транзисторов, легируют примесью для последующего формирования пассивной базы, маскируют диэлектрической пленкой. Далее в диэлектрической пленке и первой пленке поликремния вскрывают окна под области активной базы и эмиттеров и формируют во вскрытых окнах пристеночные элементы диэлектрика, изолирующие торцовые поверхности первой пленки диэлектрика. Затем осаждают вторую пленку поликремния, плазмохимически стравливают ее с горизонтальных поверхностей структуры, оставляя ее участки на торцовых поверхностях пристеночных элементов диэлектрика, проводят планаризацию структуры методом осаждения диэлектрической пленки и ее травления до вскрытия пленок поликремния. В заключение в процессе термообработки диффузией пр |
---|