APPARATUS FOR CALCULATING SUMS OF PAIR PRODUCTS

FIELD: computer equipment.SUBSTANCE: device comprises a code converter of a RNS into a position code, a clock counter, an error correction unit, a modular adder, two units for calculating sums of paired products by an arbitrary module and one unit for calculating sums of paired products by a control...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: Kalmykov Igor Anatolevich, Chistousov Nikita Konstantinovich, Kalmykova Natalya Igorevna, Provornov Igor Aleksandrovich, Efremenkov Ivan Dmitrievich
Format: Patent
Sprache:eng ; rus
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:FIELD: computer equipment.SUBSTANCE: device comprises a code converter of a RNS into a position code, a clock counter, an error correction unit, a modular adder, two units for calculating sums of paired products by an arbitrary module and one unit for calculating sums of paired products by a control module, each of which contains a register, a memory unit, a matrix multiplier, three groups of buffer registers and a matrix adder, the error correction unit comprises four registers, a switch, two memory units, a matrix multiplier, a modular adder, a number of transitions over the operating range counter, an additional unit for calculating sums of paired products by a control module, consisting of a register, a memory unit, a matrix multiplier, a matrix adder and three groups of buffer registers, besides, a fifth information input, a fifth register is introduced into the error correction unit.EFFECT: technical result consists in improvement of correcting abilities of device for calculating sums of pair products.1 cl, 2 dwg, 1 tbl Изобретение относится к вычислительной технике. Технический результат заключается в повышении корректирующих способностей устройства для вычисления сумм парных произведений. Устройство содержит преобразователь кода СОК в позиционный код, счетчик тактов, блок коррекции ошибки, модульный сумматор, два блока вычисления сумм парных произведений по произвольному модулю и один блок вычисления сумм парных произведений по контрольному модулю, каждый из которых содержит регистр, блок памяти, матричный умножитель, три группы буферных регистров и матричный сумматор, блок коррекции ошибки содержит четыре регистра, коммутатор, два блока памяти, матричный умножитель, модульный сумматор, счетчик количества переходов за рабочий диапазон, введен дополнительный блок вычисления сумм парных произведений по контрольному модулю, состоящий из регистра, блока памяти, матричного умножителя, матричного сумматора и трех групп буферных регистров, кроме того, в блок коррекции ошибки введены пятый информационный вход, пятый регистр. 2 ил., 1 табл.