METHOD AND DEVICE FOR REFERENCE SIGNAL GENERATION BY COMPUTERS IN SYSTEMS OF FREQUENCY AND PHASE SYNCHRONISATION OF BROADBAND COMMUNICATION SYSTEMS

FIELD: radio engineering, communication.SUBSTANCE: device contains control module, to which the low-pass filter's output of time-base ring is connected. Corresponding outputs of the filter are connected to control inputs of computer, correlator and time-base error ring low-pass filter. Phase and frequency error detectors are controllable. Their control inputs are connected to corresponding outputs of the control device. The phase error detector outputs are connected to summation unit inputs, and the output of time-base error ring low-pass filter is connected to the frequency error detector input. Quadrature outputs of noise-like signal track receiver are connected to the corresponding inputs of complex multiplier. Output of the latter is connected to correlator input via bus. The correlator output is connected to signal parameter error detector input.EFFECT: generation and correction of reference signal for wide range of desynchronisation and signal/noise ratio values.4 cl, 4 dwg Изобретение относится к области широкополосных систем радиосвязи и может быть использовано для генерации опорного сигнала и адаптивной корректировки его параметров в стационарных и мобильных станциях. Технический результат - генерирование и корректировка опорного сигнала в широком диапазоне расстроек частоты и отношения сигнал-шум. Устройство формирования опорного сигнала вычислительными средствами в системах частотной и фазовой синхронизации широкополосных систем связи включает устройство управления, к входу которого подключен выход ФНЧ кольца временной ошибки, а соответствующие выходы которого соединены с управляющими входами вычислителя, коррелятора, ФНЧ кольца фазовой ошибки. Детекторы фазовой и частотной ошибки выполнены управляемыми, их управляющие входы подсоединены к соответствующим выходам устройства управления, выходы управляемого детектора частотной ошибки соединены с соответствующими входами сумматора, выход ФНЧ кольца фазовой ошибки подключен к входу детектора частотной ошибки. Квадратурные выходы стандартного блока следящего приемника ШПС соединены с соответствующими входами комплексного перемножителя, выход которого соединен шиной с входом коррелятора, выход которого соединен шиной с соответствующим входом детектора ошибок параметров сигнала. 2 н. и 2 з.п. ф-лы, 4 ил.