DEVICE TO RECEIVE DISCRETE SIGNALS

FIELD: radio engineering, communication.SUBSTANCE: device to receive discrete signals comprises the first 1, second 2 and third 3 random-access memory units, the first 6, second 16, third 17 and fourth 18 counters, the first 5, second 19, third 20, fourth 21 and fifth 22 keys, a clock pulse generato...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: NAZAROV LEV EVGEN'EVICH, DANILOVICH NIKOLAJ IVANOVICH, GOLOVKIN IL'JA VLADIMIROVICH, MOISEEV NIKOLAJ IVANOVICH, ROMANOVSKIJ MARTIN IVANOVICH
Format: Patent
Sprache:eng ; rus
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:FIELD: radio engineering, communication.SUBSTANCE: device to receive discrete signals comprises the first 1, second 2 and third 3 random-access memory units, the first 6, second 16, third 17 and fourth 18 counters, the first 5, second 19, third 20, fourth 21 and fifth 22 keys, a clock pulse generator 4, the first 7, second 8, third 9 and fourth 10 read-only memory units, the first 23 and second 24 units of digit multiplication, the first 12 and second 27 shapers of signals of Wash function coefficients, the first 11 and second 13 switchboards, the first 14 and second 25 multipliers, a summator 15 with accumulation, a comparator 26, the output of which is the output 32 of the device.EFFECT: increased noise immunity when receiving discrete signals by implementation of digit reception.2 dwg Изобретение относится к области систем передачи и приема дискретных сигналов. Техническим результатом является повышение помехоустойчивости при приеме дискретных сигналов путем реализации посимвольного приема. Устройство для приема дискретных сигналов содержит первый 1, второй 2 и третий 3 блоки оперативной памяти, первый 6, второй 16, третий 17 и четвертый 18 счетчики, первый 5, второй 19, третий 20, четвертый 21 и пятый 22 ключи, тактовый генератор 4, первый 7, второй 8, третий 9 и четвертый 10 блоки постоянной памяти, первый 23 и второй 24 блоки посимвольного умножения, первый 12 и второй 27 формирователи сигналов коэффициентов функции Уолша, первый 11 и второй 13 коммутаторы, первый 14 и второй 25 умножители, сумматор 15 с накоплением, компаратор 26, выход которого является выходом 32 устройства. 2 ил.