COMPUTING DEVICE FOR STRAP-DOWN INERTIAL NAVIGATION SYSTEM (SINS)

FIELD: information technology.SUBSTANCE: computing device has a microprocessor, random-access and read-only memory and a first gateway processor, connected to microprocessor buses, wherein the processor buses are connected to a second gateway processor and an arithmetical extension module whose cont...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ANTIMIROV VLADIMIR MIKHAJLOVICH, VDOVIN ALEKSEJ SERGEEVICH, VAGIN ALEKSANDR JUR'EVICH, ZYKOVA LJUBOV' GENNAD'EVNA, NARONOV ALEKSANDR SERGEEVICH
Format: Patent
Sprache:eng ; rus
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:FIELD: information technology.SUBSTANCE: computing device has a microprocessor, random-access and read-only memory and a first gateway processor, connected to microprocessor buses, wherein the processor buses are connected to a second gateway processor and an arithmetical extension module whose control input is the input of the device, the interrupt input and output are respectively connected to the output and the input of the microprocessor, and the first and second frequency outputs are respectively connected to the inputs of the microprocessor and the inputs of the gateway processors, whose inputs/outputs are the inputs/outputs of the device.EFFECT: higher efficiency of the computing device.7 cl, 8 dwg Изобретение относится к вычислительной технике и может быть использовано при создании вычислительных средств для систем управления высокоманевренными объектами авиационной или ракетно-космической техники. Технический результат - повышение производительности вычислительного устройства. Вычислительное устройство содержит микропроцессор, оперативное, постоянное запоминающие устройства и первый процессор обмена, подключенные к шинам микропроцессора, причем к шинам процессора подключены второй процессор обмена и модуль арифметического расширения, управляющий вход которого является входом устройства, вход и выход прерывания подключены соответственно к выходу и входу микропроцессора, а первый и второй частотные выходы подключены соответственно к входам микропроцессора и входам процессоров обмена, входы-выходы которых являются входами-выходами устройства. 7 з.п. ф-лы, 8 ил.