VIRTUALLY TAGGED INSTRUCTION CACHE WITH PHYSICALLY TAGGED BEHAVIOUR

FIELD: information technology. ^ SUBSTANCE: system contains a virtually tagged instruction cache; a means for address translation which responds to an address translation invalidate instruction; and a control logic circuit configured to invalidate not all entries in the virtually tagged instruction...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: SARTORIUS TOMAS EHNDRJU, STRITT DAREN JUDZHIN, SMIT RODNI UEHJN
Format: Patent
Sprache:eng ; rus
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:FIELD: information technology. ^ SUBSTANCE: system contains a virtually tagged instruction cache; a means for address translation which responds to an address translation invalidate instruction; and a control logic circuit configured to invalidate not all entries in the virtually tagged instruction cache in response to the address translation invalidate instruction. ^ EFFECT: providing useful power, frequency and carrying capacity of instructions when using a virtually tagged instruction cache. ^ 20 cl, 5 dwg Изобретение относится к системам обработки, точнее, к системам виртуально маркированного кэша команд. Техническим результатом является обеспечение полезной мощности, частоты и пропускной способности команд при использовании виртуально маркированного кэша команд. Система содержит: виртуально маркированный кэш команд, средство для трансляции адресов, причем упомянутое средство реагирует на команду о недействительности трансляции адресов, и схему управляющей логики, сконфигурированную, чтобы сделать недействительными менее чем все записи в виртуально маркированном кэше команд в ответ на команду о недействительности трансляции адресов. 3 н. и 17 з.п. ф-лы, 5 ил., 1 табл.