MANUFACTURING METHOD OF MULTI-LEVEL COPPER METALLISATION OF VLSIC
FIELD: electricity. ^ SUBSTANCE: in manufacturing method of multi-level copper metallisation of VLSIC, which involves application operations of metal and dielectric layers, photolithography and selective etching of those layers, chemical mechanical polishing of dielectric layers, to plate of siliciu...
Gespeichert in:
Hauptverfasser: | , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; rus |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | FIELD: electricity. ^ SUBSTANCE: in manufacturing method of multi-level copper metallisation of VLSIC, which involves application operations of metal and dielectric layers, photolithography and selective etching of those layers, chemical mechanical polishing of dielectric layers, to plate of silicium, which is coated with dielectric material with vertical conductors of underlying structure, which protrude on its surface, there applied is multi-layered conducting film consisting of adhesive barrier, etched and auxiliary layers; grooves are formed in auxiliary layer before etched layers by electrochemical method; copper horizontal conductors are grown inside grooves in open sections of etched layer till grooves are fully filled; the second auxiliary layer is applied to surface of plate, and in that layer holes are made to the surface of horizontal copper conductors; vertical copper conductors are grown by electrochemical method in open sections of horizontal conductors till holes for vertical conductors are fully filled; then, auxiliary layers are removed; conducting layers between horizontal copper conductors are removed; dielectric layers are applied to surface of the plate by smoothing and filling methods, and then dielectric material layers are removed above vertical conductors by means of chemical and mechanical polishing method. ^ EFFECT: improving quality of copper conductors. ^ 16 cl, 11 dwg, 1 tbl
Изобретение относится к технологии изготовления многоуровневой металлизации интегральных схем. Сущность изобретения: в способе изготовления медной многоуровневой металлизации СБИС, включающем операции нанесения металлических и диэлектрических слоев, фотолитографию и селективное травление этих слоев, химико-механическую полировку диэлектрических слоев, на пластину кремния, покрытую диэлектриком, с выступающими на ее поверхности вертикальными проводниками нижележащей структуры наносится многослойная проводящая пленка, состоящая из адгезионно-барьерного, затравочного и вспомогательного слоев, во вспомогательном слое формируются канавки до затравочного слоя электрохимическим методом, внутри канавок на открытых участках затравочного слоя выращиваются медные горизонтальные проводники до полного заполнения канавок, на поверхность пластины наносится второй вспомогательный слой, в котором формируются отверстия до поверхности горизонтальных медных проводников, электрохимическим методом на открытых участках горизонтальных проводников выращиваются вертикальные медные |
---|