BUFFER AMPLIFIER
FIELD: radio engineering. ^ SUBSTANCE: buffer amplifier includes the first (1) and the second (2) input transistors (T) the bases of which are connected to input (3) of the device; emitter of the first T (1) is connected to the base of the first output T (4) and collector of T (5) of the first contr...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; rus |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | FIELD: radio engineering. ^ SUBSTANCE: buffer amplifier includes the first (1) and the second (2) input transistors (T) the bases of which are connected to input (3) of the device; emitter of the first T (1) is connected to the base of the first output T (4) and collector of T (5) of the first controlled current source (CCS); emitter of the second input T (2) is connected to the base of the second output T (6) and collector of T (7) of the second CCS; at that, emitters of T (4) and T (6) are connected to output (8) of the device. To the scheme there introduced is the first T (9) and the second T (10), the bases of which are connected to output (8) of the device; collector of T (9) is connected to base of T (5) of the first CCS; emitter of T (9) is connected to collector of T (1) and to the first (11) additional current-stabilising bipole; collector of T (10) is connected to base of T (7) of the second CCS, and emitter of T (10) is connected to collector of T (2) and the second (12) additional current-stabilising bipole. ^ EFFECT: amplification of quickly changing analogue signals as to power, in structure of input cascades of analogue microchips of various functional purpose. ^ 8 dwg
Изобретение относится к области радиотехники и связи и может быть использовано в качестве выходного устройства для усиления быстроизменяющихся аналоговых сигналов по мощности, в структуре входных каскадов аналоговых микросхем различного функционального назначения. Буферный усилитель содержит первый (1) и второй (2) входные транзисторы (Т), базы которых подключены ко входу (3) устройства, эмиттер первого Т(1) соединен с базой первого выходного Т(4) и коллектором Т(5) первого управляемого источника тока (УИТ), эмиттер второго входного Т(2) подключен к базе второго выходного Т(6) и коллектору Т(7) второго УИТ, причем эмиттеры Т(4) и Т(6) связаны с выходом (8) устройства. В схему введены первый Т(9) и второй Т(10), базы которых подключены к выходу (8) устройства, коллектор Т(9) соединен с базой Т(5) первого УИТ, эмиттер Т(9) связан с коллектором Т(1) и первым (11) дополнительным токостабилизирующим двухполюсником, коллектор Т (10) подключен к базе Т(7) второго УИТ, а эмиттер Т(10) связан с коллектором Т(2) и вторым (12) дополнительным токостабилизирующим двухполюсником. 8 ил. |
---|