METHOD AND DEVICE FOR CONTROLLING ACCESS TO MEMORY IN COMPUTER SYSTEM WITH EXECUTION UNITS
FIELD: information technology. ^ SUBSTANCE: in a device for controlling access to memory in a computer system at least with two execution units there is buffer memory, specifically cache memory, as well as switching apparatus and comparison apparatus, whereby switching is carried out between a high-...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; rus |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | FIELD: information technology. ^ SUBSTANCE: in a device for controlling access to memory in a computer system at least with two execution units there is buffer memory, specifically cache memory, as well as switching apparatus and comparison apparatus, whereby switching is carried out between a high-efficiency mode and a comparison mode. In the comparison mode, access to buffer memory is closed for all execution units and in the high-efficiency mode access to buffer memory is open to at least one execution unit. ^ EFFECT: possibility of switching in a switched multiprocessor system between a high-efficiency mode and a comparison mode. ^ 13 cl, 8 dwg
Изобретение относится к способу и устройству для сравнения выходных данных по меньшей мере двух исполнительных блоков микропроцессора. Технический результат заключается в обеспечении возможности переключения в переключаемой многопроцессорной системе между режимом повышенной производительности и режимом сравнения. Такой результат достигается тем, что в устройстве для управления доступом к памяти в вычислительной системе по меньшей мере с двумя исполнительными блоками, предусмотрены буферная память, в частности кэш-память, а также средства переключения и средства сравнения, причем переключение осуществляется между режимом повышенной производительности и режимом сравнения, причем в режиме сравнения доступ к буферной памяти закрывают для всех исполнительных блоков, а в режиме повышенной производительности доступ к буферной памяти открывают по меньшей мере для одного исполнительного блока. 2 н. и 11 з.п. ф-лы, 8 ил. |
---|