THRESHOLD ELEMENT OF TERNARY LOGIC AND DEVICES ON ITS BASIS

FIELD: electric engineering. ^ SUBSTANCE: threshold element consists of two units: unit of emitter repeaters (ER) and m units of current switches (CS-1 - CS-m) connected parallel to ER. ER are based on n-p-n transistor Q2 and p-n-p transistor Q1, resistors R5 and R3. The first repeater is connected between busbar "COMMON" and supply bus "-E", the second one - between supply bus "+E" and "COMMON" busbar. Each unit of CS comprises two current switches based on n-p-n transistors Q4, Q6 and p-n-p transistors Q3, Q5. Currents of fixed value If are generated by current sources I1 and I2 connected accordingly to supply buses "+E" and "-E". Control of current switches is done from ER along bases of transistors Q3, Q4. Bases of transistors Q5, Q6 are connected to sources of reference voltage +e and -e. Invention also describes Double-input device "AND" of ternary logic, and Device "Ternary half-adder" arranged on the basis of threshold elements of ternary logic. ^ EFFECT: improved manufacturability and efficiency of threshold elements of ternary logic with simultaneous reduction of their dimensions and power consumption. ^ 3 cl, 5 dwg, 10 tbl Изобретение относится к цифровой вычислительной технике и может быть использовано для реализации на ненасыщенных комплементарных биполярных транзисторах троичных логических устройств. Техническим результатом изобретения является повышение технологичности изготовления и быстродействия пороговых элементов троичной логики с одновременным снижением их размеров и энергопотребления. Для этого пороговый элемент состоит из двух блоков: блока эмиттерных повторителей (ЭП) и подключенных в параллель к ЭП m блоков токовых переключателей (ТП-1 - ТП-m). ЭП реализованы на n-р-n транзисторе Q2 и р-n-р транзисторе Q1, резисторах R5 и R3. Первый повторитель включен между шиной "ОБЩ" и шиной питания "-Е", второй - между шиной питания "+Е" и шиной "ОБЩ". Каждый блок ТП содержит 2 переключателя тока на n-р-n транзисторах Q4, Q6 и р-n-р транзисторах Q3, Q5. Токи фиксированной величины Iф формируются источниками тока I1 и I2, подключенными соответственно к шинам питания "+Е" и "-Е". Управление переключателями тока осуществляется от ЭП по базам транзисторов Q3, Q4. Базы транзисторов Q5, Q6 подключены к источникам опорного напряжения +е и -е. Изобретение также раскрывает Двухвходовое устройство "И" троичной логики и Устройство "Троичный полусумматор", выполненные на основе пороговых элементов троичной логики. 3 н.п. ф-лы, 5 ил., 10 табл.