SELF-SYNCHRONISING TWO-CYCLE D FLIP-FLOP WITH LOW ACTIVE CONTROL SIGNAL LEVEL

FIELD: information technology. ^ SUBSTANCE: invention relates to computer engineering and can be used in designing self-synchronising flip-flop, register and computer devices, digital information processing systems. This result is achieved by that, a circuit, which comprises three AND-OR-NOT elements, a data input, control input, true and complementary data outputs and indicator output, further contains one more AND-OR-NOT element, inverter, two OR-AND-NOT elements. ^ EFFECT: self-synchronising design of a two-cycle D flip-flop with low active control signal level, single-phase coding of the data input and paraphase coding of the data output. ^ 8 cl, 8 dwg Изобретение относится к вычислительной технике и может использоваться при построении самосинхронных триггерных, регистровых и вычислительных устройств, систем цифровой обработки информации. Техническим результатом изобретения является обеспечение самосинхронной реализации двухтактного D-триггера с низким активным уровнем сигнала управления, однофазным кодированием информационного входа и парафазным кодированием информационного выхода. Этот результат достигается тем, что в схему, содержащую три элемента И-ИЛИ-НЕ, информационный вход, управляющий вход, прямой и инверсный информационные выходы и индикаторный выход, введены еще один элемент И-ИЛИ-НЕ, инвертор, два элемента ИЛИ-И-НЕ. 7 з.п. ф-лы, 8 ил.