PROCESS AND CIRCUIT FOR RUN-OFF CONTROLLING

Inventia se refera la un procedeu si circuit pentru comanda secventiala, cu folosirea unei memorii cu legatura în reactie, în cadrul caruia starile a caror deosebire este dorita sînt prevazute mai întîi cu semne privind starea respectiva, în baza carora este construit apoi un graf de stare. Esenta i...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: VITEZ GYORGY, HALMI GABOR, BARTA PAL
Format: Patent
Sprache:eng ; rum
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:Inventia se refera la un procedeu si circuit pentru comanda secventiala, cu folosirea unei memorii cu legatura în reactie, în cadrul caruia starile a caror deosebire este dorita sînt prevazute mai întîi cu semne privind starea respectiva, în baza carora este construit apoi un graf de stare. Esenta inventiei consta în aceea ca, dupa ce a fost încheiata codificarea starilor, sînt determinate mai întîi, în baza grafului de stare, semnalele, al caror numar corespunde cel putin cu numarul starilor comenzilor secventiale dorite dupa logaritmul în baza 2, dupa care semnalele sînt readuse de la iesirile memoriei la alte intrari de adresa, cu exceptia intrarilor de adresa, în acest fel este determinat numarul intrarilor de adresa ale memoriei si cel al celorlalte intrari de adresa la care urmeaza a se face legatura de reactie, dupa care starile nefolosite pentru functiunea memoriei sînt valorificate ca stari de tranzitie, dupa aceea este reprezentata schema de montaj a circuitului de comanda cu toate intrarile si iesirile memoriei în baza determinarii lor dupa diagrama de timp, continutul unui compartiment al memoriei este astfel ales încît la iesirile cu legatura de reactie sa apara codul starii urmatoare, dependente de intrarile de adresa si de celelalte intrari de adresa, pe cînd iesirile care nu au legatura de reactie prezinta codurile corespunzatoare semnalelor de rezultat dorite, dupa care continutul memoriei este determinat de codificarea în forma de tabel a functiilor corespunzatoare problemei. Esenta schemei de montaj consta în aceea ca iesirile cu legatura de reactie, al caror numar corespunde cel putin cu numarul comenzilor secventiale