FPGA system and method for activating and deactivating of partitions

FPGA system and method for activating and deactivating of partitions

Układ FPGA zawierający macierz konfigurowalnych bloków logicznych CLB, charakteryzuje się tym, że każdy blok (CLB) zawiera blok komutacyjny (SWITCH) połączony z blokami komutacyjnymi (SWITCH) sąsiednich bloków CLB za pośrednictwem linii (RI_N, RI_E, RI_S, RI_W, RO_N, RO_E, RO_S, RO_W) propagacji syg...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: ZAJ C PIOTR, AMROZIK PIOTR, NAPIERALSKI ANDRZEJ, KIE BIK RAFA, JAB O SKI GRZEGORZ, ZARZYCKI IGOR
Format: Patent
Sprache:eng ; pol
Schlagworte:
BASIC ELECTRONIC CIRCUITRY
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
ELECTRICITY
PHYSICS
PULSE TECHNIQUE
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator ZAJ C PIOTR
AMROZIK PIOTR
NAPIERALSKI ANDRZEJ
KIE BIK RAFA
JAB O SKI GRZEGORZ
ZARZYCKI IGOR
description Układ FPGA zawierający macierz konfigurowalnych bloków logicznych CLB, charakteryzuje się tym, że każdy blok (CLB) zawiera blok komutacyjny (SWITCH) połączony z blokami komutacyjnymi (SWITCH) sąsiednich bloków CLB za pośrednictwem linii (RI_N, RI_E, RI_S, RI_W, RO_N, RO_E, RO_S, RO_W) propagacji sygnału aktywującego (ENA), przy czym schemat propagacji sygnału aktywującego (ENA) pomiędzy sąsiednimi blokami (CLB) jest dynamicznie nastawny za pomocą ustawień rejestrów (RCR_I, RCR_O) w pamięci (MEM) bloku (CLB). Przedmiotem zgłoszenia jest również sposób aktywowania i dezaktywowania partycji.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_PL407041A1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>PL407041A1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_PL407041A13</originalsourceid><addsrcrecordid>eNrjZHBxC3B3VCiuLC5JzVVIzEtRyE0tychPUUjLL1JITC7JLEssycxLB8ukpCIJ5KcpFCQWlWSWZObnFfMwsKYl5hSn8kJpbgZ5N9cQZw_d1IL8-NTigsTk1LzUkvgAHxMDcwMTQ0dDY8IqALKZMa8</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>FPGA system and method for activating and deactivating of partitions</title><source>esp@cenet</source><creator>ZAJ C PIOTR ; AMROZIK PIOTR ; NAPIERALSKI ANDRZEJ ; KIE BIK RAFA ; JAB O SKI GRZEGORZ ; ZARZYCKI IGOR</creator><creatorcontrib>ZAJ C PIOTR ; AMROZIK PIOTR ; NAPIERALSKI ANDRZEJ ; KIE BIK RAFA ; JAB O SKI GRZEGORZ ; ZARZYCKI IGOR</creatorcontrib><description>Układ FPGA zawierający macierz konfigurowalnych bloków logicznych CLB, charakteryzuje się tym, że każdy blok (CLB) zawiera blok komutacyjny (SWITCH) połączony z blokami komutacyjnymi (SWITCH) sąsiednich bloków CLB za pośrednictwem linii (RI_N, RI_E, RI_S, RI_W, RO_N, RO_E, RO_S, RO_W) propagacji sygnału aktywującego (ENA), przy czym schemat propagacji sygnału aktywującego (ENA) pomiędzy sąsiednimi blokami (CLB) jest dynamicznie nastawny za pomocą ustawień rejestrów (RCR_I, RCR_O) w pamięci (MEM) bloku (CLB). Przedmiotem zgłoszenia jest również sposób aktywowania i dezaktywowania partycji.</description><language>eng ; pol</language><subject>BASIC ELECTRONIC CIRCUITRY ; CALCULATING ; COMPUTING ; COUNTING ; ELECTRIC DIGITAL DATA PROCESSING ; ELECTRICITY ; PHYSICS ; PULSE TECHNIQUE</subject><creationdate>2015</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20150803&amp;DB=EPODOC&amp;CC=PL&amp;NR=407041A1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,777,882,25545,76296</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20150803&amp;DB=EPODOC&amp;CC=PL&amp;NR=407041A1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>ZAJ C PIOTR</creatorcontrib><creatorcontrib>AMROZIK PIOTR</creatorcontrib><creatorcontrib>NAPIERALSKI ANDRZEJ</creatorcontrib><creatorcontrib>KIE BIK RAFA</creatorcontrib><creatorcontrib>JAB O SKI GRZEGORZ</creatorcontrib><creatorcontrib>ZARZYCKI IGOR</creatorcontrib><title>FPGA system and method for activating and deactivating of partitions</title><description>Układ FPGA zawierający macierz konfigurowalnych bloków logicznych CLB, charakteryzuje się tym, że każdy blok (CLB) zawiera blok komutacyjny (SWITCH) połączony z blokami komutacyjnymi (SWITCH) sąsiednich bloków CLB za pośrednictwem linii (RI_N, RI_E, RI_S, RI_W, RO_N, RO_E, RO_S, RO_W) propagacji sygnału aktywującego (ENA), przy czym schemat propagacji sygnału aktywującego (ENA) pomiędzy sąsiednimi blokami (CLB) jest dynamicznie nastawny za pomocą ustawień rejestrów (RCR_I, RCR_O) w pamięci (MEM) bloku (CLB). Przedmiotem zgłoszenia jest również sposób aktywowania i dezaktywowania partycji.</description><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>CALCULATING</subject><subject>COMPUTING</subject><subject>COUNTING</subject><subject>ELECTRIC DIGITAL DATA PROCESSING</subject><subject>ELECTRICITY</subject><subject>PHYSICS</subject><subject>PULSE TECHNIQUE</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2015</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHBxC3B3VCiuLC5JzVVIzEtRyE0tychPUUjLL1JITC7JLEssycxLB8ukpCIJ5KcpFCQWlWSWZObnFfMwsKYl5hSn8kJpbgZ5N9cQZw_d1IL8-NTigsTk1LzUkvgAHxMDcwMTQ0dDY8IqALKZMa8</recordid><startdate>20150803</startdate><enddate>20150803</enddate><creator>ZAJ C PIOTR</creator><creator>AMROZIK PIOTR</creator><creator>NAPIERALSKI ANDRZEJ</creator><creator>KIE BIK RAFA</creator><creator>JAB O SKI GRZEGORZ</creator><creator>ZARZYCKI IGOR</creator><scope>EVB</scope></search><sort><creationdate>20150803</creationdate><title>FPGA system and method for activating and deactivating of partitions</title><author>ZAJ C PIOTR ; AMROZIK PIOTR ; NAPIERALSKI ANDRZEJ ; KIE BIK RAFA ; JAB O SKI GRZEGORZ ; ZARZYCKI IGOR</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_PL407041A13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; pol</language><creationdate>2015</creationdate><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>CALCULATING</topic><topic>COMPUTING</topic><topic>COUNTING</topic><topic>ELECTRIC DIGITAL DATA PROCESSING</topic><topic>ELECTRICITY</topic><topic>PHYSICS</topic><topic>PULSE TECHNIQUE</topic><toplevel>online_resources</toplevel><creatorcontrib>ZAJ C PIOTR</creatorcontrib><creatorcontrib>AMROZIK PIOTR</creatorcontrib><creatorcontrib>NAPIERALSKI ANDRZEJ</creatorcontrib><creatorcontrib>KIE BIK RAFA</creatorcontrib><creatorcontrib>JAB O SKI GRZEGORZ</creatorcontrib><creatorcontrib>ZARZYCKI IGOR</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>ZAJ C PIOTR</au><au>AMROZIK PIOTR</au><au>NAPIERALSKI ANDRZEJ</au><au>KIE BIK RAFA</au><au>JAB O SKI GRZEGORZ</au><au>ZARZYCKI IGOR</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>FPGA system and method for activating and deactivating of partitions</title><date>2015-08-03</date><risdate>2015</risdate><abstract>Układ FPGA zawierający macierz konfigurowalnych bloków logicznych CLB, charakteryzuje się tym, że każdy blok (CLB) zawiera blok komutacyjny (SWITCH) połączony z blokami komutacyjnymi (SWITCH) sąsiednich bloków CLB za pośrednictwem linii (RI_N, RI_E, RI_S, RI_W, RO_N, RO_E, RO_S, RO_W) propagacji sygnału aktywującego (ENA), przy czym schemat propagacji sygnału aktywującego (ENA) pomiędzy sąsiednimi blokami (CLB) jest dynamicznie nastawny za pomocą ustawień rejestrów (RCR_I, RCR_O) w pamięci (MEM) bloku (CLB). Przedmiotem zgłoszenia jest również sposób aktywowania i dezaktywowania partycji.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; pol
recordid cdi_epo_espacenet_PL407041A1
source esp@cenet
subjects BASIC ELECTRONIC CIRCUITRY
CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
ELECTRICITY
PHYSICS
PULSE TECHNIQUE
title FPGA system and method for activating and deactivating of partitions
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-18T23%3A30%3A47IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=ZAJ%20C%20PIOTR&rft.date=2015-08-03&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EPL407041A1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true