FPGA system and method for activating and deactivating of partitions

Układ FPGA zawierający macierz konfigurowalnych bloków logicznych CLB, charakteryzuje się tym, że każdy blok (CLB) zawiera blok komutacyjny (SWITCH) połączony z blokami komutacyjnymi (SWITCH) sąsiednich bloków CLB za pośrednictwem linii (RI_N, RI_E, RI_S, RI_W, RO_N, RO_E, RO_S, RO_W) propagacji syg...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	ZAJ C PIOTR, AMROZIK PIOTR, NAPIERALSKI ANDRZEJ, KIE BIK RAFA, JAB O SKI GRZEGORZ, ZARZYCKI IGOR
Format:	Patent
Sprache:	eng ; pol
Schlagworte:	BASIC ELECTRONIC CIRCUITRY CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING ELECTRICITY PHYSICS PULSE TECHNIQUE
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	Układ FPGA zawierający macierz konfigurowalnych bloków logicznych CLB, charakteryzuje się tym, że każdy blok (CLB) zawiera blok komutacyjny (SWITCH) połączony z blokami komutacyjnymi (SWITCH) sąsiednich bloków CLB za pośrednictwem linii (RI_N, RI_E, RI_S, RI_W, RO_N, RO_E, RO_S, RO_W) propagacji sygnału aktywującego (ENA), przy czym schemat propagacji sygnału aktywującego (ENA) pomiędzy sąsiednimi blokami (CLB) jest dynamicznie nastawny za pomocą ustawień rejestrów (RCR_I, RCR_O) w pamięci (MEM) bloku (CLB). Przedmiotem zgłoszenia jest również sposób aktywowania i dezaktywowania partycji.