MONOLITHIC PAYLOAD INTERMEDIATE FREQUENCY SWITCH

A cross point switch architecture (10). The inventive architecture (10) includes a monolithic substrate (11) on which a plurality (N) of electrical inputs are provided. In addition, a plurality (M) of electrical outputs are provided on the substrate (11). A switch is disposed on the substrate (11) for selectively interconnecting the inputs to the outputs and a control circuit (16) is disposed on the substrate (11) for controlling the switch. The switch comprises M, N to 1, multiplexers (14), each multiplexer (14) being adapted to receive each of the N electrical inputs. In the illustrative embodiment, each of the N inputs to each of the multiplexers is received through a respective one of N switchable amplifiers (18). The output of each amplifier (18) is provided to a respective one of N switchable isolation buffers (19). The outputs of the buffers (19) are summed and buffered to provide the output of each multiplexer (14). The control circuit (16) selects which input is to be passed through to the output of a given multiplexer (14). In the illustrative embodiment, the control circuit (16) includes a serial in, parallel out shift register and decode logic circuitry. Una arquitectura de interruptor de punto cruzado (10). La arquitectura de la invencion (10) incluye un substrato monolitico (11) en el cual se proporciona una pluralidad de entradas electricas. Ademas, se proporcionan en el substrato (11) una pluralidad (M) de salidas electricas. Un interruptor esta colocado en el substrato (11) para interconectar de manera selectiva las entradas a las salidas y un circuito de control (16) esta colocado en el substrato (11) para controlar el interruptor. El interruptor comprende M, N a 1, multiplexores (14), estando adaptado cada multiplexor (14) para recibir cada una de las entradas electricas N. En la modalidad ilustrativa, cada una de las entradas N a cada uno de los multiplexores es recibida a traves de uno de los amplificadores conmutables N (18), respectivos. La salida de cada amplificador (18) es suministrada a una de las memorias intermedias conmutables de aislamiento N (19), respectivas. Las salidas de las memorias intermedias (19) son sumadas y almacenadas en la memoria para producir la salida de cada multiplexor (14). El circuito de control (16) selecciona cual entrada va a ser pasada a traves de la salida de un multiplexor determinado (14). En la modalidad ilustrativa, el circuito de control (16) incluye un registro de conmutacion en serie de entrad