Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d

Procédé de métallisation 'à base de,cuivre de ligne de connexion (rdl) 32 et de vias traversant 34 (fig .La) destiné à la fabrication d'un circuit intégré en généralet d'un capteur d'image en particulier en utilisant ta technologie wafer level packaging 3d , permettant de réduire...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	ZOUHAIR SBIAA, SAID ZAHRAOUI
Format:	Patent
Sprache:	fre
Schlagworte:	BASIC ELECTRIC ELEMENTS CHEMICAL SURFACE TREATMENT CHEMISTRY COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATIONOR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY IONIMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL COATING MATERIAL WITH METALLIC MATERIAL COATING METALLIC MATERIAL DIFFUSION TREATMENT OF METALLIC MATERIAL ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION INGENERAL METALLURGY SEMICONDUCTOR DEVICES SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THESURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	Procédé de métallisation 'à base de,cuivre de ligne de connexion (rdl) 32 et de vias traversant 34 (fig .La) destiné à la fabrication d'un circuit intégré en généralet d'un capteur d'image en particulier en utilisant ta technologie wafer level packaging 3d , permettant de réduire le co,ût defabrication et d'avoir une meilleure performance électrique au niveau du dit capteur d'image 1 notamment pour la réalisation des interconnexions dans des circuits intégrés en trois dimensions.