탄소-도핑된 이형 층들을 갖는 모놀리식 상보형 전계 효과 트랜지스터들

본 개시내용의 실시예들은 유리하게, 결함들이 실질적으로 없는 채널 층들 및 감소된 선택적 제거율을 갖는 이형 층들을 갖는 완전히 응력가해진 초격자 구조를 갖는 반도체 디바이스들, 특히 CFET, 및 그러한 디바이스들을 제조하는 방법들을 제공한다. 본원에서 설명된 CFET는 기판 상의 수직 적층된 초격자 구조를 포함하고, 수직 적층된 초격자 구조는, 기판 상의 제1 hGAA 구조; 제1 hGAA 구조의 최상부 표면 상의 희생 층 - 희생 층은 원자 기준으로 0 % 초과 내지 50 %의 범위 내의 게르마늄 함량을 갖는 규소 게르마늄(SiGe)을 포함함 -; 및 희생 층의 최상부 표면 상의 제2 hGAA 구조를 포함한다. 제1 hGAA 및 제2 hGAA 각각은, 규소(Si)를 포함하는 나노시트 채널 층 및 도핑된 규소 게르마늄(SiGe)을 포함하는 나노시트 이형 층의 교번하는 층들을 포함한다. Embodiments of the disclosure advantageously provide semiconductor devices CFET in particular and methods of manufacturing such devices having a fully strained superlattice structure with channel layers that are substantially free of defects and release layers having a reduced selective removal rate. The CFET described herein comprise a vertically stacked superlattice structure on a substrate, the vertically stacked superlattice structure comprising: a first hGAA structure on the substrate; a sacrificial layer on a top surface of the first hGAA structure, the sacrificial layer comprising silicon germanium (SiGe) having a germanium content in a range of from greater than 0% to 50% on an atomic basis; and a second hGAA structure on a top surface of the sacrificial layer. Each of the first hGAA and the second hGAA comprise alternating layers of nanosheet channel layer that comprise silicon (Si) and nanosheet release layer that comprise doped silicon germanium (SiGe).