SEMICONDUCTOR DEVICE

본 발명 개념의 일부 실시예들에 따른 반도체 장치는 제1 활성 패턴을 포함하는 기판; 상기 제1 활성 패턴 상의 제1 소스/드레인 패턴, 제2 소스/드레인 패턴 및 제3 소스/드레인 패턴; 상기 제1 및 제2 소스/드레인 패턴 사이의 제1 분리 구조체; 및 상기 제2 및 제3 소스/드레인 패턴 사이의 제2 분리 구조체를 포함한다. 상기 제1 활성 패턴은: 상기 제1 소스/드레인 패턴에 중첩되는 제1 활성부; 상기 제2 소스/드레인 패턴에 중첩되는 제2 활성부; 상기 제3 소스/드레인 패턴에 중첩되는 제3 활성부; 상기 제1 및 제2 활성부들 사이의 제1 개재부; 및 상기 제2 및 제3 활성부들 사이의 제2 개재부를 포함한다. The present disclosure relates to semiconductor devices. One example semiconductor device comprises a substrate that includes a first active pattern, a first source/drain pattern, a second source/drain pattern, and a third source/drain pattern on the first active patter, a first separation structure between the first source/drain pattern and the second source/drain pattern, and a second separation structure between the second source/drain pattern and the third source/drain pattern. The first active pattern includes a first active portion that overlaps the first source/drain pattern, a second active portion that overlaps the second source/drain pattern, a third active portion that overlaps the third source/drain pattern, a first intervening portion between the first active portion and the second active portion, and a second intervening portion between the second active portion and the third active portion.