포토닉 통신 플랫폼 및 관련된 아키텍처들, 시스템들 및 방법들

저-전력, 고-대역폭 칩간(예를 들어, 보드-레벨 및/또는 랙-레벨)뿐만 아니라 칩내 통신을 가능하게 하는 포토닉 인터포저들이 설명된다. 종래의 컴퓨터들의 성능을 개선하는 기술들, 아키텍처들 및 프로세스들이 본 명세서에 설명된다. 일부 실시예들은 포토닉 타일들을 이용하는 포토닉 인터포저들을 제공하며, 각각의 타일은 특정 컴퓨터 아키텍처의 요구들에 기반하여 프로그래밍될 수 있는 프로그래밍가능한 포토닉 회로들을 포함한다. 일부 타일들은 1D 또는 2D 배열로 함께 스티칭되는 공통 템플릿 타일의 인스턴스화들이다. 본 명세서에 설명된 일부 실시예들은 포토닉 링크들과 함께 타일들의 쌍들을 접속시키도록 설계된 프로그래밍가능한 물리적 네트워크를 제공한다. Photonic interposers that enable low-power, high-bandwidth inter-chip (e.g., board-level and/or rack-level) as well as intra-chip communication are described. Described herein are techniques, architectures and processes that improve upon the performance of conventional computers. Some embodiments provide photonic interposers that use photonic tiles, where each tile includes programmable photonic circuits that can be programmed based on the needs of a particular computer architecture. Some tiles are instantiations of a common template tile that are stitched together in a 1D or a 2D arrangement. Some embodiments described herein provide a programmable physical network designed to connect pairs of tiles together with photonic links.