Semiconductor package

반도체 패키지가 제공된다. 반도체 패키지는 구조체, 구조체의 상면 상에 배치되고, 구조체와 직접 전기적으로 연결되는 제1 반도체 칩, 구조체의 상면 상에 배치되고, 구조체의 상면과 접하고, 제1 반도체 칩과 수평 방향으로 이격되고, 실리콘을 포함하는 더미 반도체 칩, 구조체의 상면 상에서 제1 반도체 칩의 측벽 및 더미 반도체 칩의 측벽 각각을 둘러싸는 몰딩층, 제1 반도체 칩의 상면, 더미 반도체 칩의 상면 및 몰딩층의 상면 상에 배치되는 재배선층, 몰딩층을 수직 방향으로 관통하고, 구조체 및 재배선층을 전기적으로 연결하는 제1 관통 비아, 더미 반도체 칩을 수직 방향으로 관통하고, 구조체 및 재배선층을 전기적으로 연결하는 제2 관통 비아, 및 더미 반도체 칩의 내부에 배치되고, 재배선층과 전기적으로 연결되는 커패시터를 포함한다. An example semiconductor package includes a structure, a first semiconductor chip disposed on an upper surface of the structure and electrically connected to the structure, a dummy semiconductor chip disposed on and contacting the upper surface of the structure, a molding layer surrounding a sidewall of the first semiconductor chip and a sidewall of the dummy semiconductor chip on the upper surface of the structure, a redistribution layer disposed on an upper surface of the first semiconductor chip, an upper surface of the dummy semiconductor chip, and an upper surface of the molding layer, a first through-via extending through the molding layer in a vertical direction and electrically connecting the structure and the redistribution layer, a second through-via extending through the dummy semiconductor chip in the vertical direction and electrically connecting the structure and the redistribution layer, and a capacitor disposed inside the dummy semiconductor chip.