method of manufacturing semiconductor device

일 실시예에 따르는 반도체 장치의 제조 방법에 있어서, 셀 영역과 주변 영역을 구비하는 기판을 제공한다. 상기 기판의 전면에 제1 전도층을 포함하는 제1 셀-페리 구조물을 형성한다. 상기 셀 영역에서, 상기 제1 셀-페리 구조물을 패터닝하여 셀 비트라인 트렌치를 형성한다. 상기 기판의 전면에 제2 전도층을 포함하는 제2 셀-페리 구조물을 형성한다. 상기 제2 셀-페리 구조물은 상기 셀 영역에서 상기 셀 비트라인 트렌치를 채우는 셀 비트라인 구조물을 형성하며, 상기 주변 영역에서 상기 제1 셀-페리 구조물 상에 적층된다. 상기 주변 영역에서, 상기 제1 및 제2 셀-페리 구조물을 패터닝하여 페리 게이트 구조물을 형성한다. In a method of manufacturing a semiconductor device a substrate having a cell region and a peripheral region is prepared. A first cell-periphery structure including a conductive layer is formed over a surface of the substrate. In the cell region, a cell bit line trench is formed by patterning the first cell-periphery structure. A second cell-periphery structure including a second conductive layer is formed over the surface of the substrate. The second cell-periphery structure forms a cell bit line structure filling the cell bit line trench in the cell region, and is disposed over the first cell-periphery structure in the peripheral region. A periphery gate structure is formed by patterning the first and second cell-periphery structures in the peripheral region.