SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

반도체 장치는, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 제1 게이트 구조; 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 제2 게이트 구조; 교대로 적층된 제3 도전막들 및 제3 절연막들을 포함하는 제3 게이트 구조; 및 상기 제3 게이트 구조 및 상기 제2 게이트 구조를 통해 상기 제1 게이트 구조 내로 연장되고, 상기 제1 도전막들과 각각 연결되고, 상기 제2 게이트 구조와 상기 제3 게이트 구조의 사이에 위치된 제1 변곡부를 포함하는 제1 콘택 플러그들을 포함할 수 있다....

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: JUNG SHIK JANG, SEOK MIN CHOI, WON GEUN CHOI, JUNG DAL CHOI, RHO GYU KWAK, IN SU PARK
Format: Patent
Sprache:eng ; kor
Schlagworte:
ELECTRICITY
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator JUNG SHIK JANG
SEOK MIN CHOI
WON GEUN CHOI
JUNG DAL CHOI
RHO GYU KWAK
IN SU PARK
description 반도체 장치는, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 제1 게이트 구조; 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 제2 게이트 구조; 교대로 적층된 제3 도전막들 및 제3 절연막들을 포함하는 제3 게이트 구조; 및 상기 제3 게이트 구조 및 상기 제2 게이트 구조를 통해 상기 제1 게이트 구조 내로 연장되고, 상기 제1 도전막들과 각각 연결되고, 상기 제2 게이트 구조와 상기 제3 게이트 구조의 사이에 위치된 제1 변곡부를 포함하는 제1 콘택 플러그들을 포함할 수 있다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20240160782A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20240160782A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20240160782A3</originalsourceid><addsrcrecordid>eNrjZHANdvX1dPb3cwl1DvEPUnBxDfN0dlVw9HNR8HX0C3VzdA4JDfL0c1fwdQ3x8HdR8HdTwKaBh4E1LTGnOJUXSnMzKLu5hjh76KYW5MenFhckJqfmpZbEewcZGRiZGBiaGZhbGDkaE6cKAEPiLQM</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE</title><source>esp@cenet</source><creator>JUNG SHIK JANG ; SEOK MIN CHOI ; WON GEUN CHOI ; JUNG DAL CHOI ; RHO GYU KWAK ; IN SU PARK</creator><creatorcontrib>JUNG SHIK JANG ; SEOK MIN CHOI ; WON GEUN CHOI ; JUNG DAL CHOI ; RHO GYU KWAK ; IN SU PARK</creatorcontrib><description>반도체 장치는, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 제1 게이트 구조; 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 제2 게이트 구조; 교대로 적층된 제3 도전막들 및 제3 절연막들을 포함하는 제3 게이트 구조; 및 상기 제3 게이트 구조 및 상기 제2 게이트 구조를 통해 상기 제1 게이트 구조 내로 연장되고, 상기 제1 도전막들과 각각 연결되고, 상기 제2 게이트 구조와 상기 제3 게이트 구조의 사이에 위치된 제1 변곡부를 포함하는 제1 콘택 플러그들을 포함할 수 있다.</description><language>eng ; kor</language><subject>ELECTRICITY</subject><creationdate>2024</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20241112&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240160782A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20241112&amp;DB=EPODOC&amp;CC=KR&amp;NR=20240160782A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>JUNG SHIK JANG</creatorcontrib><creatorcontrib>SEOK MIN CHOI</creatorcontrib><creatorcontrib>WON GEUN CHOI</creatorcontrib><creatorcontrib>JUNG DAL CHOI</creatorcontrib><creatorcontrib>RHO GYU KWAK</creatorcontrib><creatorcontrib>IN SU PARK</creatorcontrib><title>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE</title><description>반도체 장치는, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 제1 게이트 구조; 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 제2 게이트 구조; 교대로 적층된 제3 도전막들 및 제3 절연막들을 포함하는 제3 게이트 구조; 및 상기 제3 게이트 구조 및 상기 제2 게이트 구조를 통해 상기 제1 게이트 구조 내로 연장되고, 상기 제1 도전막들과 각각 연결되고, 상기 제2 게이트 구조와 상기 제3 게이트 구조의 사이에 위치된 제1 변곡부를 포함하는 제1 콘택 플러그들을 포함할 수 있다.</description><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2024</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZHANdvX1dPb3cwl1DvEPUnBxDfN0dlVw9HNR8HX0C3VzdA4JDfL0c1fwdQ3x8HdR8HdTwKaBh4E1LTGnOJUXSnMzKLu5hjh76KYW5MenFhckJqfmpZbEewcZGRiZGBiaGZhbGDkaE6cKAEPiLQM</recordid><startdate>20241112</startdate><enddate>20241112</enddate><creator>JUNG SHIK JANG</creator><creator>SEOK MIN CHOI</creator><creator>WON GEUN CHOI</creator><creator>JUNG DAL CHOI</creator><creator>RHO GYU KWAK</creator><creator>IN SU PARK</creator><scope>EVB</scope></search><sort><creationdate>20241112</creationdate><title>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE</title><author>JUNG SHIK JANG ; SEOK MIN CHOI ; WON GEUN CHOI ; JUNG DAL CHOI ; RHO GYU KWAK ; IN SU PARK</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20240160782A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2024</creationdate><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>JUNG SHIK JANG</creatorcontrib><creatorcontrib>SEOK MIN CHOI</creatorcontrib><creatorcontrib>WON GEUN CHOI</creatorcontrib><creatorcontrib>JUNG DAL CHOI</creatorcontrib><creatorcontrib>RHO GYU KWAK</creatorcontrib><creatorcontrib>IN SU PARK</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>JUNG SHIK JANG</au><au>SEOK MIN CHOI</au><au>WON GEUN CHOI</au><au>JUNG DAL CHOI</au><au>RHO GYU KWAK</au><au>IN SU PARK</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE</title><date>2024-11-12</date><risdate>2024</risdate><abstract>반도체 장치는, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 제1 게이트 구조; 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 제2 게이트 구조; 교대로 적층된 제3 도전막들 및 제3 절연막들을 포함하는 제3 게이트 구조; 및 상기 제3 게이트 구조 및 상기 제2 게이트 구조를 통해 상기 제1 게이트 구조 내로 연장되고, 상기 제1 도전막들과 각각 연결되고, 상기 제2 게이트 구조와 상기 제3 게이트 구조의 사이에 위치된 제1 변곡부를 포함하는 제1 콘택 플러그들을 포함할 수 있다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20240160782A
source esp@cenet
subjects ELECTRICITY
title SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2024-12-29T04%3A51%3A43IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=JUNG%20SHIK%20JANG&rft.date=2024-11-12&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20240160782A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true