SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

반도체 장치는, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 제1 게이트 구조; 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 제2 게이트 구조; 교대로 적층된 제3 도전막들 및 제3 절연막들을 포함하는 제3 게이트 구조; 및 상기 제3 게이트 구조 및 상기 제2 게이트 구조를 통해 상기 제1 게이트 구조 내로 연장되고, 상기 제1 도전막들과 각각 연결되고, 상기 제2 게이트 구조와 상기 제3 게이트 구조의 사이에 위치된 제1 변곡부를 포함하는 제1 콘택 플러그들을 포함할 수 있다....

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	JUNG SHIK JANG, SEOK MIN CHOI, WON GEUN CHOI, JUNG DAL CHOI, RHO GYU KWAK, IN SU PARK
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	ELECTRICITY
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	반도체 장치는, 교대로 적층된 제1 도전막들 및 제1 절연막들을 포함하는 제1 게이트 구조; 교대로 적층된 제2 도전막들 및 제2 절연막들을 포함하는 제2 게이트 구조; 교대로 적층된 제3 도전막들 및 제3 절연막들을 포함하는 제3 게이트 구조; 및 상기 제3 게이트 구조 및 상기 제2 게이트 구조를 통해 상기 제1 게이트 구조 내로 연장되고, 상기 제1 도전막들과 각각 연결되고, 상기 제2 게이트 구조와 상기 제3 게이트 구조의 사이에 위치된 제1 변곡부를 포함하는 제1 콘택 플러그들을 포함할 수 있다.