SEMICONDUCTOR DEVICE AND METHOD MANUFACTURING THE SAME

본 발명의 실시예에 따른 반도체 장치는, 제1 영역 및 제2 영역을 갖는 기판; 상기 기판의 상기 제1 영역 상에서 제1 방향으로 연장되는 활성 영역; 상기 기판의 상기 제1 영역 및 상기 제2 영역 상에 배치되며, 상기 제1 영역에서 상기 활성 영역을 정의하는 소자 분리층; 상기 활성 영역 상에 배치되며 상기 제1 방향과 교차하는 제2 방향으로 연장되는 게이트 구조물; 상기 게이트 구조물 양측에서 상기 활성 영역 상에 배치되는 소스/드레인 영역; 상기 소자 분리층 상에 배치되며, 상기 제1 영역에서 상기 게이트 구조물 및 상기 소...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HA SEUNG SEOK, CHOI KYU HOON, NAM SEO WOO
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!