DESIGN METHOD AND SYSTEM OF PARTIALLY SPATIALLY-COUPLED LOW-DENSITY PARITY-CHECK CODE
부분 공간 결합 저밀도 패리티 검사 부호 설계 방법 및 시스템이 개시된다. 일 실시예에 따른 부분 공간 결합 저밀도 패리티 검사 부호 설계 방법은, 저밀도 패리티 검사 부호(Low-Density Parity Check Code; LDPC)의 프로토그래프 및 공간 결합 저밀도 패리티 검사 부호(Spatial-Coupled Low-Density Parity-Check code; SC-LDPC)-상기 공간 결합 저밀도 패리티 검사 부호는 상기 저밀도 패리티 검사 부호의 프로토그래프가 복수 개 공간 결합하여 생성됨-의 프로토그래프 사이의...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 부분 공간 결합 저밀도 패리티 검사 부호 설계 방법 및 시스템이 개시된다. 일 실시예에 따른 부분 공간 결합 저밀도 패리티 검사 부호 설계 방법은, 저밀도 패리티 검사 부호(Low-Density Parity Check Code; LDPC)의 프로토그래프 및 공간 결합 저밀도 패리티 검사 부호(Spatial-Coupled Low-Density Parity-Check code; SC-LDPC)-상기 공간 결합 저밀도 패리티 검사 부호는 상기 저밀도 패리티 검사 부호의 프로토그래프가 복수 개 공간 결합하여 생성됨-의 프로토그래프 사이의 혼합 비율을 설정하는 단계; 및 상기 설정된 혼합 비율에 따라 상기 저밀도 패리티 검사 부호의 프로토그래프 및 상기 공간 결합 저밀도 패리티 검사 부호의 프로토그래프를 혼합하여 부분 공간 결합 저밀도 패리티 검사 부호(Partially Spatial-Coupled Low-Density Parity-Check code; PSC-LDPC)의 프로토그래프를 설계하는 단계를 포함할 수 있다. |
---|