SEMICONDUCTOR PACKAGE

본 발명의 일 실시 예에 따른 반도체 패키지는, 기판과, 기판의 상면 상에 배치된 제1 반도체 칩과, 기판과 제1 반도체 칩 사이에 배치 및 연결되는 범프들과, 적어도 일부분이 범프들 사이에 배치된 비도전성 필름층과, 기판의 상면 상에 배치된 제2 반도체 칩과, 제2 반도체 칩과 기판의 상면 사이를 연결시키는 와이어들을 포함하고, 기판의 상면은, 제2 반도체 칩에 중첩되는 영역 또는 와이어들에 연결되는 영역과 제1 반도체 칩에 중첩되는 영역의 사이에서 돌출된 댐(dam)과, 댐의 적어도 일부분을 따라 나란히 함몰된 트렌치(trenc...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: BAIK SEUNG HYUN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:본 발명의 일 실시 예에 따른 반도체 패키지는, 기판과, 기판의 상면 상에 배치된 제1 반도체 칩과, 기판과 제1 반도체 칩 사이에 배치 및 연결되는 범프들과, 적어도 일부분이 범프들 사이에 배치된 비도전성 필름층과, 기판의 상면 상에 배치된 제2 반도체 칩과, 제2 반도체 칩과 기판의 상면 사이를 연결시키는 와이어들을 포함하고, 기판의 상면은, 제2 반도체 칩에 중첩되는 영역 또는 와이어들에 연결되는 영역과 제1 반도체 칩에 중첩되는 영역의 사이에서 돌출된 댐(dam)과, 댐의 적어도 일부분을 따라 나란히 함몰된 트렌치(trench)를 가질 수 있다. A semiconductor package includes a substrate, a first semiconductor chip on an upper surface of the substrate, and electrically conductive bumps extending between and electrically connected to the substrate and the first semiconductor chip. A non-conductive film layer is provided, which has at least a portion extending between the electrically conductive bumps. A second semiconductor chip is provided, which extends on the upper surface of the substrate. Electrically conductive wires are provided that electrically connect respective portions of the second semiconductor chip to respective portions of the upper surface of the substrate. In addition, the upper surface of the substrate includes a dam, which protrudes between one of: (i) a region overlapping the second semiconductor chip, and (ii) a region connected to the wires and a region overlapping the first semiconductor chip. The upper surface of the substrate may also include a trench recessed alongside at least a portion of the dam.