SEMICONDUCTOR DEVICES AND DATA STORAGE SYSTEMS INCLUDING THE SAME
본 발명의 실시예에 따른 반도체 장치는, 플레이트층, 상기 플레이트층 상에서 상기 플레이트층의 상면에 수직한 제1 방향을 따라 교대로 적층되며, 제1 적층 구조물 및 상기 제1 적층 구조물 상의 제2 적층 구조물을 이루는 게이트 전극들 및 층간 절연층들, 상기 제1 방향을 따라 연장되는 채널 구조물, 및 상기 게이트 전극들을 관통하여 상기 제1 방향을 따라 연장되며, 상기 게이트 전극들 중 하나와 전기적으로 연결되는 콘택 플러그를 포함하고, 상기 제2 적층 구조물은, 최하부에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상의...
Gespeichert in:
Hauptverfasser: | , , , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 본 발명의 실시예에 따른 반도체 장치는, 플레이트층, 상기 플레이트층 상에서 상기 플레이트층의 상면에 수직한 제1 방향을 따라 교대로 적층되며, 제1 적층 구조물 및 상기 제1 적층 구조물 상의 제2 적층 구조물을 이루는 게이트 전극들 및 층간 절연층들, 상기 제1 방향을 따라 연장되는 채널 구조물, 및 상기 게이트 전극들을 관통하여 상기 제1 방향을 따라 연장되며, 상기 게이트 전극들 중 하나와 전기적으로 연결되는 콘택 플러그를 포함하고, 상기 제2 적층 구조물은, 최하부에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상의 제1 층간 절연층, 및 상기 제1 층간 절연층 상의 제2 층간 절연층을 포함하고, 상기 제1 층간 절연층은 제1 두께를 갖고, 상기 제2 층간 절연층은 상기 제1 두께보다 작은 제2 두께를 갖는다.
A semiconductor device includes a plate layer, gate electrodes and interlayer insulating layers alternately stacked on the plate layer in a first direction perpendicular to an upper surface of the plate layer and forming a first stack structure and a second stack structure on the first stack structure, a channel structure penetrating through the gate electrodes and extending in the first direction, and a contact plug extending in the first direction and electrically connected to one of the gate electrodes, wherein the second stack structure includes a first gate electrode on a lowermost portion, a first interlayer insulating layer on the first gate electrode, and a second interlayer insulating layer on the first interlayer insulating layer, and the first interlayer insulating layer has a first thickness, and the second interlayer insulating layer has a second thickness smaller than the first thickness. |
---|