SEMICONDUCTOR DEVICES

본 발명의 실시예에 따른 반도체 소자는, 제1 방향으로 연장되는 활성 영역을 포함하는 기판, 상기 제1 방향과 교차하는 제2 방향으로 연장되며, 상기 활성 영역 상에서 상기 활성 영역을 가로지르는 게이트 구조물, 상기 게이트 구조물의 양 측에서 상기 활성 영역 상에 배치되는 소스/드레인 영역, 상기 소스/드레인 영역 상에 배치되며, 상기 소스/드레인 영역과 연결되는 콘택 구조물, 상기 기판 상에서 상기 활성 영역을 둘러싸는 소자 분리층, 상기 소자 분리층 상에 배치되며, 상기 게이트 구조물 및 상기 소스/드레인 영역을 덮는 층간 절연층, 상기 콘택 구조물의 아래에서 상기 소자 분리층 및 상기 층간 절연층을 관통하여 상기 콘택 구조물과 연결되는 수직 전력 구조물; 및 상기 수직 전력 구조물의 하면의 전부와 측면의 일부를 둘러싸며 상기 수직 전력 구조물과 전기적으로 연결되는 후면 전력 구조물, 상기 수직 전력 구조물의 측면을 덮도록 배치되는 수직 절연막 및 상기 후면 전력 구조물의 측면을 덮도록 배치되는 후면 절연막을 포함할 수 있다. A semiconductor device may include an active region extending in a first direction; a gate structure extending in a second direction on the active region; a source/drain region on the active region and disposed at least one side of the gate structure; a contact structure on the source/drain region; a device isolation layer surrounding the active region; an interlayer insulating layer on the device isolation layer, the gate structure, and the source/drain region; a vertical power structure penetrating through the device isolation and interlayer insulating layers and connected to the contact structure; a rear power structure electrically connected to the vertical power structure and surrounding an entirety of a lower surface and a portion of a side surface of the vertical power structure; a vertical insulating film between the vertical power structure and the rear power structure; and a rear insulating film covering a side of the rear power structure.