Fast Energy Efficient CMOS 2P1R1W Register File Array using Harvested Data

2포트/멀티포트 레지스터 파일 어레이 회로 속도를 개선하고, 에너지 소모를 자체 제한하기 위해 수확된 데이터를 연결할 때 로컬 및 글로벌 비트 경로를 따라 데이터를 이동하는 데 드는 에너지 비용을 크게 낮추는 새로운 cmos 수확 회로가 제안되었다. 셀 읽기 전류의 통계적 변화로 인한 bl 신호 개발의 불확실성은 수집된 데이터의 전위가 신호 개발의 bl 전압과 일치할 때 선택한 셀에서 자체 비활성화 동작을 통해 제거되며 기존 감지 방식보다 열당 더 적은 주변 회로 트랜지스터를 요구한다. 제안된 비트 경로 회로는 수확된 전하를 사용하여 wl을 따라 동시 읽기 및 쓰기 액세스 중에 전류 노이즈에 대한 내성을 제공하므로 기존 레지스터 파일 어레이에 일반적으로 필요한 bl 키퍼 회로의 성능, 면적 및 에너지 오버헤드를 제거한다. 제안된 회로는 대부분의 활성 및 대기 기간 동안 수확된 전하를 유지할 때 이러한 셀 트랜지스터의 수직 및 측면 전기장을 낮춤으로써 전압 가속 노화 메커니즘으로부터 읽기 성능 제한 비트셀 디바이스의 신뢰성을 개선한다. 레지스터 파일 비트셀 트랜지스터 설계의 활성 모드에서의 어레이 누설과 판독 전류 사이의 트레이드 오프 제약 조건은 수확된 전하를 사용할 때 상당히 완화되어 주어진 총 어레이 누설에 대해 훨씬 더 높은 판독 전류를 가능하게 한다. 제안된 회로의 면적 오버헤드는 기존 주변 회로를 대체하는 디바이스 폭에 따라 약간 더 낮을 것으로 예상되며, 어레이 주변 회로의 비트 슬라이스 간 디바이스 공유 및 연결을 통해 더욱 최소화할 수 있다. 또한 제안된 회로는 2포트/멀티포트 rf 메모리 어레이의 설계, 검증 및 테스트를 위한 대부분의 흐름이 그대로 유지될 것으로 예상되는 cmos 플랫폼, 비트셀 또는 어레이 아키텍처에 대한 변경이 필요하지 않으며 위험을 최소화하고 일정과 비용에 대한 중단을 최소화하면서 제안된 회로를 기존 제품에 통합할 수 있다.