Fabricating method of semiconductor device
3차원으로 배열된 메모리 셀들을 구비한 반도체 장치의 제조 방법이 제공된다. 상기 반도체 장치의 제조 방법은, 기판 상에 형성된 3차원 구초체를 제공하되, 상기 3차원 구조체는 상기 기판과 평행하게 제1 방향으로 연장된 제1 하부 전극과, 상기 제1 하부 전극 상에, 상기 제1 방향으로 연장된 제2 하부 전극과, 상기 제1 하부 전극의 일측에 배치된 제1 셀 트랜지스터와, 상기 제2 하부 전극의 일측에 배치된 제2 셀 트랜지스터를 포함하고, 상기 제1 하부 전극을 둘러싸는 제1 커패시터 절연막과, 상기 제2 하부 전극을 둘러싸는 제...
Gespeichert in:
Hauptverfasser: | , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 3차원으로 배열된 메모리 셀들을 구비한 반도체 장치의 제조 방법이 제공된다. 상기 반도체 장치의 제조 방법은, 기판 상에 형성된 3차원 구초체를 제공하되, 상기 3차원 구조체는 상기 기판과 평행하게 제1 방향으로 연장된 제1 하부 전극과, 상기 제1 하부 전극 상에, 상기 제1 방향으로 연장된 제2 하부 전극과, 상기 제1 하부 전극의 일측에 배치된 제1 셀 트랜지스터와, 상기 제2 하부 전극의 일측에 배치된 제2 셀 트랜지스터를 포함하고, 상기 제1 하부 전극을 둘러싸는 제1 커패시터 절연막과, 상기 제2 하부 전극을 둘러싸는 제2 커패시터 절연막을 형성하고, 초임계 증착 공정을 이용하여, 상기 제1 커패시터 절연막 및 제2 커패시터 절연막을 둘러싸며 상기 제1 하부 전극과 상기 제2 하부 전극 사이의 공간을 채우도록 형성된 공통 상부 전극(common upper electrode)을 형성하는 것을 포함한다. |
---|