SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

본 개시는 반도체 장치 및 그 제조 방법에 관한 것으로, 일 실시예에 따른 반도체 장치는 소자 분리층들 사이에 위치하는 활성 영역을 포함하는 기판, 활성 영역과 중첩하며, 제1 방향으로 연장되는 워드 라인, 활성 영역과 중첩하며, 제1 방향과 교차하는 제2 방향으로 연장되는 비트 라인, 활성 영역에 연결되어 있는 베리드 콘택, 활성 영역과 비트 라인 사이를 연결하는 제1 패드, 활성 영역과 베리드 콘택 사이를 연결하는 제2 패드, 및 베리드 콘택에 연결되어 있는 랜딩 패드를 포함하며, 소자 분리층들 각각은 제1 소자 분리층 및 제1...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: CHAE HEEJAE, PARK TAEJIN, LEE HYUNJIN, LEE HOSANG, CHOI YUN
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:본 개시는 반도체 장치 및 그 제조 방법에 관한 것으로, 일 실시예에 따른 반도체 장치는 소자 분리층들 사이에 위치하는 활성 영역을 포함하는 기판, 활성 영역과 중첩하며, 제1 방향으로 연장되는 워드 라인, 활성 영역과 중첩하며, 제1 방향과 교차하는 제2 방향으로 연장되는 비트 라인, 활성 영역에 연결되어 있는 베리드 콘택, 활성 영역과 비트 라인 사이를 연결하는 제1 패드, 활성 영역과 베리드 콘택 사이를 연결하는 제2 패드, 및 베리드 콘택에 연결되어 있는 랜딩 패드를 포함하며, 소자 분리층들 각각은 제1 소자 분리층 및 제1 소자 분리층의 내측에 위치하는 제2 소자 분리층을 포함하고, 제1 패드 및 제2 패드 각각은 소자 분리층들 사이에 위치한다. A semiconductor device according to some example embodiments includes: a substrate that includes an active region between element isolation layers; a word line that overlaps the active region and extends in a first direction; a bit line that overlaps the active region and extends in a second direction crossing the first direction; a buried contact connected to the active region; a first pad between and connecting the active region and the bit line; a second pad between and connecting the active region and the buried contact; and a landing pad connected to the buried contact. Each of the element isolation layers includes a first element isolation layer and a second element isolation layer inside the first element isolation layer, and each of the first pad and the second pad are between the element isolation layers.