SEMICONDUCTOR PACKAGE

본 발명의 일 실시예는, 패키지 기판; 상기 패키지 기판 상에 배치되는 인터포저 다이; 상기 인터포저 다이 상에 배치되고, 상기 인터포저 다이를 거쳐서 상기 패키지 기판에 전기적으로 연결되는 반도체 칩들; 상기 반도체 칩들과 상기 인터포저 다이를 전기적으로 연결하는 제1 연결 범프들; 상기 인터포저 다이와 상기 패키지 기판을 전기적으로 연결하는 제2 연결 범프들; 및 상기 패키지 기판의 아래에 배치되는 제3 연결 범프들을 포함하며, 상기 인터포저 다이는 상기 제2 연결 범프들의 상부에 인접한 나선형 매칭 구조들을 포함하고, 상기 패...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	AHN SEUNG YOUNG, LEE SEONG HI, KIM JI SEONG, KIM HYUN WOONG
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	본 발명의 일 실시예는, 패키지 기판; 상기 패키지 기판 상에 배치되는 인터포저 다이; 상기 인터포저 다이 상에 배치되고, 상기 인터포저 다이를 거쳐서 상기 패키지 기판에 전기적으로 연결되는 반도체 칩들; 상기 반도체 칩들과 상기 인터포저 다이를 전기적으로 연결하는 제1 연결 범프들; 상기 인터포저 다이와 상기 패키지 기판을 전기적으로 연결하는 제2 연결 범프들; 및 상기 패키지 기판의 아래에 배치되는 제3 연결 범프들을 포함하며, 상기 인터포저 다이는 상기 제2 연결 범프들의 상부에 인접한 나선형 매칭 구조들을 포함하고, 상기 패키지 기판은 상기 제2 연결 범프들의 하부에 인접한 트레이스형 매칭 구조들을 포함하는 반도체 패키지를 제공한다.