SEMICONDUCTOR MEMORY DEVICE
본 발명의 따른 반도체 메모리 장치 비트 라인; 상기 비트 라인 상에서 서로 이격되는 제1 및 제2 워드 라인; 상기 제1 및 제2 워드 라인 사이의 백 게이트 전극; 상기 제1 워드 라인 및 상기 백 게이트 전극 사이에 배치되고, 서로 이격되는 제1 활성 패턴들; 상기 제2 워드 라인 및 상기 백 게이트 전극 사이에 배치되고, 서로 이격되는 제2 활성 패턴들; 상기 제1 활성 패턴들 및 상기 제2 활성 패턴들에 각각 접속되는 콘택 패턴들; 상기 백 게이트 전극 및 상기 비트 라인 사이에 배치되는 백 게이트 하부 절연 패턴; 및 상...
Gespeichert in:
| Hauptverfasser: | , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Schreiben Sie den ersten Kommentar!