SEMICONDUCTOR PACKAGE

실시 예에 따른 반도체 패키지는 절연층; 상기 절연층 내에 매립된 연결 부재; 및 상기 절연층 상에 배치된 전극부를 포함하고, 상기 전극부는, 상기 연결 부재와 수직 방향으로 중첩된 제1 전극부; 및 상기 제1 전극부와 수평 방향으로 중첩되고, 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 전극부를 포함하고, 상기 제1 전극부의 상면은 제1 수직 방향으로의 곡면을 가지고, 상기 제2 전극부의 상면은 상기 제1 수직 방향과 반대되는 제2 수직 방향으로의 곡면을 가진 포함한다....

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	CHOE YU LIM, KANG TAE GYU, OH BUNG SUEK
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	실시 예에 따른 반도체 패키지는 절연층; 상기 절연층 내에 매립된 연결 부재; 및 상기 절연층 상에 배치된 전극부를 포함하고, 상기 전극부는, 상기 연결 부재와 수직 방향으로 중첩된 제1 전극부; 및 상기 제1 전극부와 수평 방향으로 중첩되고, 상기 연결 부재와 수직 방향으로 중첩되지 않는 제2 전극부를 포함하고, 상기 제1 전극부의 상면은 제1 수직 방향으로의 곡면을 가지고, 상기 제2 전극부의 상면은 상기 제1 수직 방향과 반대되는 제2 수직 방향으로의 곡면을 가진 포함한다.