Semiconductor Memory Device

반도체 메모리 장치는, 기판 상에서 소자분리 패턴에 의해 둘러싸인 활성 패턴; 상기 활성 패턴의 중앙부 상에서 상기 기판의 하면과 평행하는 제 1 방향을 따라 연장되는 비트라인; 및 상기 비트라인과 상기 활성 패턴 사이에서 금속 물질을 포함하는 비트라인 컨택을 포함하되, 상기 제 1 방향과 교차하는 제 2 방향에 대하여, 상기 비트라인 컨택의 제 1 레벨에서의 폭은 상기 비트라인 컨택의 하면의 폭보다 크고, 상기 제 1 레벨은 상기 소자분리 패턴의 상면보다 낮은 레벨에서 정의된다. A semiconductor memory device includes an active pattern on a substrate and at least partially surrounded by a device isolation pattern, a bit line that extends on a center portion of the active pattern in a first direction that is parallel to a bottom surface of the substrate, and a bit line contact between the bit line and the active pattern. The bit line contact includes a metallic material. A width of the bit line contact at a first level and in a second direction is greater than a width of a bottom surface of the bit line contact in the second direction. The second direction intersects the first direction. The first level is between a top surface of the device isolation pattern and the substrate.