Semiconductor package comprising glass core substrate and manufacturing method thereof
본 발명의 기술적 사상은 칩-투-칩(chip-to-chip) 연결 기능을 유지하면서, Si 인터포저의 사이즈를 최소화하고, 패키지 기판의 워피지를 최소화할 수 있는 반도체 패키지를 제공한다. 그 반도체 패키지는 글래스 코어 기판, 실리콘(Si) 브릿지 인터포저, 및 상기 글래스 코어 기판과 Si 브릿지 인터포저의 하부에 배치된 다층 배선층을 구비한 패키지 기판; 및 상기 패키지 기판 상에 적층된, 적어도 2개의 반도체 소자들;을 포함하고, 상기 글래스 코어 기판의 중앙 부분에 캐비티(cavity)가 형성되며, 상기 Si 브릿지 인터...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | 본 발명의 기술적 사상은 칩-투-칩(chip-to-chip) 연결 기능을 유지하면서, Si 인터포저의 사이즈를 최소화하고, 패키지 기판의 워피지를 최소화할 수 있는 반도체 패키지를 제공한다. 그 반도체 패키지는 글래스 코어 기판, 실리콘(Si) 브릿지 인터포저, 및 상기 글래스 코어 기판과 Si 브릿지 인터포저의 하부에 배치된 다층 배선층을 구비한 패키지 기판; 및 상기 패키지 기판 상에 적층된, 적어도 2개의 반도체 소자들;을 포함하고, 상기 글래스 코어 기판의 중앙 부분에 캐비티(cavity)가 형성되며, 상기 Si 브릿지 인터포저가 상기 캐비티 내에 내장된다. |
|---|